磁性传感器电路的制作方法
【技术领域】
[0001]本发明涉及磁性传感器电路，更具体涉及用于防止在进行偏置取消(offsetcancel)的信号处理电路的电源电压发生变动时的误检测或误解除的结构。
【背景技术】
[0002]以霍尔效应开关为代表的电阻电桥型磁性传感器，使用具有微小的磁电转换系数和比较大的偏置电压的磁电转换元件。为了达成较高的磁灵敏精度，信号处理电路需要进行基于时钟信号的偏置取消动作。此外，由于传感器的输出信号微小，用于检测规定的检测磁通密度或解除磁通密度的基准电压也微小到数十mV，当具有数V宽度的电源电压变动时因与用于信号处理的基准时钟信号的定时而有可能放大器输出发生变动或者因比较电路的误判定而有可能错误地检测或解除。
[0003]现有的磁性传感器电路，例如，内置稳压器并抑制传感器元件及信号处理电路的驱动电压变动。此外，例如，以时间分割方式多次闩锁(latch)传感器输出逻辑，进行一致判定或多数表决判定而决定最终的输出逻辑(例如，参照专利文献I)。
[0004]现有技术文献专利文献
专利文献1:日本特开平3 - 252526号公报。
【发明内容】
[0005]近年来，磁性传感器要求较宽的动作电源电压范围(例如3V?26V)。而且，能在如电源电压从最低动作电压急剧显著地变动到最高动作电压这样的苛刻的环境中使用。在这种状况下，内置调节器的内部电源电压的变动幅度变大，磁电转换元件的灵敏度降低，有时在S/N比恶化的高温环境下不能防止误检测或误解除。
[0006]此外，在取得多次闩锁的传感器输出逻辑的逻辑积的方式中，因进行闩锁的次数而有效的驱动速度下降，难以应对如DCBL电机那样要求高速响应的应用。
[0007]本发明鉴于这些问题点，提供一种即便在发生宽的动作电源电压范围内的急剧的电源电压变动时也能防止判定的误检测、误解除的磁性传感器电路。
[0008]为了解决现有技术的课题，本发明的磁性传感器电路采用如下结构。
[0009]一种磁性传感器电路，构成为具备检测电源电压或内部电源电压的变动的检测电路，基于检测电路输出的电源变动检测信号，将振荡电路输出的控制时钟信号的逻辑保持一定时间，决定输出端子的输出逻辑的闩锁电路对比较电路的判定输出不进行闩锁。
[0010]发明效果依据本发明的磁性传感器电路，由于采用了检测电源电压或内部电源电压的过渡性的变动量，而将输出逻辑的闩锁定时维持一定期间的结构，所以能够提供即便发生急剧的电源电压变动时也能防止判定的误检测、误解除的磁性传感器电路。
【附图说明】
[0011]图1是示出第I实施方式的磁性传感器电路的电路图；
图2是示出第2实施方式的磁性传感器电路的电路图；
图3是示出第3实施方式的磁性传感器电路的电路图；
图4是示出本发明的磁性传感器电路中使用的电源变动检测电路的一个例子的电路图；
图5是示出本发明的磁性传感器电路中使用的稳压器的一个例子的电路图；
图6是示出本发明的磁性传感器电路中使用的内部电源变动检测电路的一个例子的电路图。
【具体实施方式】
[0012]<第I实施方式>
图1是示出第I实施方式的磁性传感器电路的电路图。
[0013]第I实施方式的磁性传感器电路包括:磁电转换元件23 ;用于切换磁电转换元件的电流供给端子及电压输出端子的开关组15?22 ;放大磁电转换元件23的输出信号的放大电路12 ;用于保持放大电路12的输出电压GOUT并取消偏置的采样电容24 ;生成控制时钟信号CLK的振荡电路30 ;生成对应于规定的检测/解除磁通密度的基准电压32、33的基准电压电路31 ;用于对保持在采样电容24的取消偏置后的采样信号SOUT和由基准电压电路31生成的基准电压32?33进行比较的比较电路14 ;用于保持比较电路14输出的逻辑信号的闩锁电路27 ;用于基于闩锁电路27输出的逻辑输出磁性传感器电路的输出信号的输出驱动器28 ;以及用于检测电源电压VDD的变动的电源变动检测电路25。
[0014]磁电转换元件23具有以4个等效电阻电桥方式表示的A?D的4个端子，经由开关组15?16对某2个端子对(A、C或B、D)施加电源电压VDD，并经由开关组21?22施加接地电压VSS，从而供给电流时，位于对角的2个端子对(B、D或A、C)之间产生霍尔电动势和偏置电压。开关组15?22切换对磁电转换元件23的电流供给方向，同时切换由对角的端子对开始的电压检测。来自位于对角的2个端子对的输出电压经由开关组17?20与放大电路12的输入端子连接。放大电路12的输出电压GOUT与采样电容24的一侧电极连接。比较电路14构成为差动差分放大电路，对于第I输入端子对输入放大电路12的输出电压，对于第2输入端子对输入基准电压电路31的电压。比较电路14的第I非反相输入端子与放大电路12的基准输出信号37连接，第I反相输入端子与采样电容24连接，经由开关组34对第2输入端子对输入基准电压电路31的基准电压32?33。开关35连接在比较电路14的输出端子与第I反相输入端子之间。闩锁电路27的输入端子与比较电路14的输出端子连接，输出端子与输出驱动器28的输入端子连接。此外，闩锁电路27的时钟输入端子被输入控制时钟信号CLK。电源变动检测电路25的输入端子与电源端子I连接，输出端子与振荡电路30的输入端子连接。振荡电路30构成为响应电源变动检测电路25输出的信号而能够控制振荡的停止和开始。输出驱动器28连接在接地端子2与输出端子3之间。
[0015]图4是示出本实施方式的电源变动检测电路25的一个例子的电路图。电源变动检测电路25包括:电源端子201 ;接地端子202 ;输出端子203 ;电容204、209、214 ;电阻205、206,208 ;晶体管207、210、211、212、213 ;恒流源215 ;和反相器电路216。晶体管212、213构成电流镜电路。
[0016]在此，说明电源变动检测电路25的动作。当电源电压VDD恒定时，晶体管207及晶体管210、211截止。电容214被充电到电源电压VDD，因此反相器电路216输出“L (低电平)”逻辑的信号DET。
[0017]接着，在电源电压VDD急剧上升的情况下，由电容204和电阻205形成的微分电路使节点217的电压上升，因此晶体管210瞬间导通。电容214的电荷经由晶体管210放电，因此反相器电路216输出“H (高电平)”逻辑的信号DET。然后，利用恒流源215的电流经由电流镜电路对电容214进行充电，输入电压220上升，在经过一定时间后，反相器电路216恢复到“L”逻辑输出。
[0018]接着，在电源电压急剧下降的情况下，晶体管207的栅极电压与电源电压相等，而由电阻206和电容209形成的积分电路延迟晶体管207的源极电压的变动。因而，晶体管207导通并使电流流过电阻208，因此晶体管211瞬间导通。电容214的电荷经由晶体管210放电，因此反相器电路216输出“H”逻辑的信号DET。然后，利用恒流源215的电流经由电流镜电路对电容214进行充电，输入电压220上升，在经过一定时间后，反相器电路216恢复到“L”逻辑输出。
[0019]如以上所述，电源变动检测电路25检测电源电压VDD的上升及下降，输出与由恒流源215的电流值和电容214的电容值确定的时间对应的“H”逻辑的信号DET。
[0020]当从电源变动检测电路25输入“H”逻辑的信号DET时，振荡电路30在该期间维持控制时钟信号CLK的输出电压的状态。
[0021]闩锁电路27在控制时钟信号CLK的上升沿保持比较电路14输出的逻辑信号。
[0022]接着，对第I实施方式的磁性传感器电路的动作进行说明。
[0023]在电源电压VDD没有变动的情况下，各开关组15?22及34?35在一定周期中进行导通截止动作，磁性传感器电路进行通常的磁性判定的动作。在控制时钟信号CLK为“H”的期间，开关35导通，比较电路14作为电压输出器进行动作。并且，比较电路14使采样电容24米样包含自身的偏置电压和磁电转换兀件23及放大电路12的偏置电压的电压。在控制时钟信号CLK为“L”的期间，开关35截止，比较电路14进行比较取消偏置电压后的与施加磁通密度成比例的信号电压与以基准电压32?33的差分来表示的差动基准电压的动作。
[0024]在此，在施加了超过规定电平的磁通密度的情况下，采样信号SOUT在超过基准电压电路31的差动基准电压32?33时，比较电路14的输出电压COUT在控制时钟信号CLK为“H”的期间反相，在控制时钟信号CLK的上升沿被闩锁电路27所保持，输出驱动器28输出表示检测到磁的输出信号V0UT。此外，在施加了低于规定电平的磁通密度的情况下，采样信号SOUT小于基准电压电路31的差动基准电压32?33，比较电路14的输出电压COUT在