一种高压过零检测电路的制作方法
【技术领域】
[0001]本发明属于电子电路技术领域，具体的说涉及一种高压过零检测电路。
【背景技术】
[0002]如今，几乎所有产生的电能都是AC(交流电或极性)型的，而电子系统所需要的则为DC(直通电流或固定极性)型。即使是传统上只接受交流电的设备(例如电机)也越来越多地需要为其微控制器(内嵌以提供智能控制和更高的效率)提供DC供电。从AC至DC的转换过程被称为整流。无源二极管桥式整流器是一种最广泛使用的电路。在大多数场合中，它都体现出电路简单和成本低的特点。然而在高功率应用中，二极管会消耗大量的功率，而且当采用低电压输入时，两个固有的二极管压降将大幅削减工作电压。此外，提升传统二极管桥的功率耗散水平需要增加散热工作量，以便把二极管温度保持在限值范围之内。在低功率级别下，空余的电路板面积也许足以满足散热的要求，但在较高的功率级别下，就必需布设庞大而笨重的散热器，需要采用单独的电路板装配工序来绑住或栓上这些散热器，因而导致装配成本增加。
[0003]针对上述问题，目前采用低损耗N沟道MOSFET替换了全波桥式整流器中的全部4个二极管，以显著降低功率耗散并增加可用电压。由于电源效率的提升免除了笨重的散热器，因此缩减了电源尺寸。通过免除二极管桥中固有的两个二极管压降提供了额外的裕度，在低电压应用将得到更大的可用电压，在高压应用中则可以有效的降低功耗。
[0004]但是在这种新型的全波桥式整流器电路中，所面临的问题是:用于替代二极管的4个外部开关管(连接方式与传统整流桥相同)的开启与关断要与输入交流电压的正负半周相一致。由于传统的比较器不能承受高压，在高压下器件易被击穿，无法完成高压交流电的过零点检测。
【发明内容】
[0005]本发明所要解决的，就是针对上述问题，提出一种高压过零检测电路。
[0006]为实现上述目的，本发明采用如下技术方案:
[0007]一种高压过零检测电路，如图1所示，包括比较器电路、逻辑输出电路和加速电路，所述比较器电路接外部交流输入信号，其输出端接逻辑输出电路的输入端；所述逻辑输出电路的输出信号通过加速电路反馈回比较器电路；其中，
[0008]如图2所示，所述比较器电路由第一二极管Dl、第二二极管D2、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一 PMOS管P1、第二 PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6构成；其中，第一二极管Dl的正极接第一路外部交流输入信号，其负极接第一 NMOS管NI的漏极；第一NMOS管NI的栅极接使能信号，其通过第五电阻R5后接地；第二二极管D2的正极接第二路外部交流输入信号，其负极接第二 NMOS管N2的漏极；第二 NMOS管N2的栅极接使能信号，其源极通过第六电阻R6后接地；第一 PMOS管Pl的源极通过第一电阻Rl后接第二 NMOS管N2的源极，其栅极接第一 NMOS管NI的源极，其漏极通过第三电阻R3后接第二 NMOS管N3的漏极；第二 PMOS管P2的源极通过第二电阻R2后接第一 NMOS管NI的源极，其栅极接第二 NMOS管N2的源极，其漏极通过第四电阻R4后接第四NMOS管N4的漏极；第三NMOS管N3的源极接地；第四NMOS管N4的源极接地；
[0009]所述逻辑输出电路由第一三极管Q1、第二三极管Q2、第一反相器IV1、第二反相器IV2、第三反相器IV3、第四反相器IV4、第七电阻R7、第八电阻R8、第九电阻R9和第十电阻RlO构成；其中，第一三极管Ql的基极接第三电阻R3与第三NMOS管N3的连接点，其集电极通过第七电阻R7接电源VDD，其发射极接地，其基极通过第九电阻R9后与其发射极连接；第二反相器IV2的输入端接第一三极管Ql与第七电阻R7的连接点，其输出端接第一反相器IVl的输入端；第一反相器IVl的输出端为高压过零检测电路的第一路输出端；第二三极管Q2的基极接第四电阻R4与第四NMOS管N4的漏极的连接点，其集电极通过第八电阻R8后接电源VDD，其发射极接地，其基极通过第十电阻RlO后接其发射极；第三反相器IV3的输入端接第二三极管Q2的集电极与第八电阻R8的连接点，其输出端接第四反相器IV4的输入端；第四反相器IV4的输出端为高压过零检测电路的第二路输出端；
[0010]所述加速电路由第五反相器IV5、第六反相器IV6、第七反相器IV7、第八反相器IV8构成；其中，第五反相器IV5的输入端接第二反相器IV2的输入端，其输出端接第六反相器IV6的输入端；第六反相器IV6的输出端接第三NMOS管N3的栅极；第七反相器IV7的输入端接第三反相器IV3的输入端，其输出端接第八反相器IV8的输入端；第八反相器IV8的输出端接第四NMOS管N4的栅极。
[0011]本发明的有益效果为，决了检测高压交流电压过零点的问题，并且仅使用了 2个高压晶体管，其余所用晶体管皆为普通晶体管，节省了面积，具有很好的工艺适应性，扩大了电路的适用范围，因此具有结构简单、对器件要求低、工作状态稳定、易于集成和耐高压的优点。
【附图说明】
[0012]图1为本发明的高压过零检测电路的系统框图；
[0013]图2为本发明的高压过零检测电路中的比较器电路结构示意图；
[0014]图3为本发明的高压过零检测电路的电路结构示意图；
[0015]图4为本发明的高压过零检测电路的仿真结果示意图。
【具体实施方式】
[0016]下面结合附图，详细描述本发明的技术方案:
[0017]本发明的高压过零检测电路，如图1所示，包括比较器电路、逻辑输出电路和加速电路，所述比较器电路接外部交流输入信号，其输出端接逻辑输出电路的输入端；所述逻辑输出电路的输出信号通过加速电路反馈回比较器电路；其中，
[0018]如图2所示，所述比较器电路由第一二极管Dl、第二二极管D2、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一 PMOS管P1、第二 PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6构成；其中，第一二极管Dl的正极接第一路外部交流输入信号INl，其负极接第一 NMOS管NI的漏极；第一NMOS管NI的栅极接使能信号，其通过第五电阻R5后接地；第二二极管D2的正极接第二路外部交流输入信号IN2，其负极接第二 NMOS管N2的漏极；第二 NMOS管N2的栅极接使能信号，其源极通过第六电阻R6后接地；第一 PMOS管Pl的源极通过第一电阻Rl后接第二 NMOS管N2的源极，其栅极接第一 NMOS管NI的源极，其漏极通过第三电阻R3后接第二 NMOS管N3的漏极；第二 PMOS管P2的源极通过第二电阻R2后接第一 NMOS管NI的源极，其栅极接第二 NMOS管N2的源极，其漏极通过第四电阻R4后接第四NMOS管N4的漏极；第三NMOS管N3的源极接地；第四NMOS管N4的源极接地；
[0019]所述逻辑输出电路由第一三极管Ql、第二三极管Q2、第一反相器IVl、第二反相器IV2、第三反相器IV3、第四反相器IV4、第