一种阵列雷达回波模拟器及其模拟方法
【技术领域】
[0001]本发明属于雷达回波模拟技术领域，特别涉及一种阵列雷达回波模拟器及其模拟方法，适用于实际工程应用。
【背景技术】
[0002]随着科学技术的快速发展，对雷达探测的要求也在不断提高，现代雷达需要有更高的搜索速度、分辨率和抗干扰能力。传统的雷达都采用机械扫描方式，不但成本高而且扫描时间久，为解决该弊端，开始研制电子扫描方式雷达，阵列雷达就是一种电子扫描方式雷达。它可以形成不同特性的波束，并且可以改变波束指向，通过控制天线的各个阵元的相位和幅度来完成的。其扫描时间短且易控制，并且如果使用阵面天线，其中的天线可以分组分别实现不同的功能，也就是一个雷达具有几个雷达的功能。
[0003]研制雷达系统的过程中，信号处理机需要在不同的环境下，即在不同的干扰和噪声等杂波下对回波信号进行处理，所以信号处理机性能的测试和验证十分重要。以往该测试主要是在外场进行现场测试，由于天气环境和所花费的人力和物力资源比较多，并且外界的环境对信号处理机的性能的测试也会产生很大的影响，容易造成误差，导致真实环境中的测试存在不可避免的隐患，所以雷达回波模拟器的研制十分重要。使用模拟器模拟雷达在不同工作环境下的目标信号，该方法简单，容易操作，得到广泛推广。随着近年来阵列雷达的广泛发展，对阵列雷达回波模拟器的需求也越来越高。
【发明内容】
[0004]针对上述现有技术存在的不足，本发明的目的在于提出一种阵列雷达回波模拟器及其模拟方法，该种阵列雷达回波模拟器及其模拟方法不仅能够实时对阵列雷达回波信号进行接收和存储，而且还能够按需要实时回放阵列雷达回波信号，实现本发明目的。
[0005]为达到上述技术目的，本发明采用以下技术方案予以实现。
[0006]技术方案一:
[0007]—种阵列雷达回波模拟器，包括:主机板、接口板和存储板;所述主机板与所述接口板连接;所述接口板与所述存储板连接；
[0008]所述主机板用于获取擦FLASH指令、写FLASH指令和读FLASH指令，并依次发送至接口板，同时实时接收并存储接口板发送过来的阵列雷达回波信号；
[0009]所述接口板用于依次接收所述擦FLASH指令、写FLASH指令和读FLASH指令，并实时获取阵列雷达回波信号；当所述接口板获取阵列雷达回波信号后，所述接口板将所述擦FLASH指令、写FLASH指令和读FLASH指令操作各自对应的高电平分别转换为低电平选通信号，获得低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号，然后将所述阵列雷达回波信号转化为N路缓存阵列雷达回波信号，并将所述N路缓存阵列雷达回波信号、低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号依次发送至所述存储板；
[0010]所述存储板用于实时接收并存储所述N路缓存阵列雷达回波信号、低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号，然后根据所述低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号依次对所述N路缓存阵列雷达回波信号进行擦FLASH、写FLASH和读FLASH操作，依次获得擦FLASH完成指令、写FLASH完成指令和N路缓存FLASH阵列雷达回波信号，再将所述擦FLASH完成指令、写FLASH完成指令和所述N路缓存FLASH阵列雷达回波信号发送至接口板，所述接口板实时接收所述擦FLASH完成指令、写FLASH完成指令和所述N路缓存FLASH阵列雷达回波信号，且所述接口板实时接收并存储N路缓存阵列雷达回波信号;其中，N为大于I的自然数；
[0011]所述接口板还用于实时接收所述擦FLASH完成指令、写FLASH完成指令和N路缓存FLASH阵列雷达回波信号，并将所述N路缓存FLASH阵列雷达回波信号转化为一路缓存阵列雷达回波信号，然后将所述一路缓存阵列雷达回波信号发送至主机板;所述接口板还将对所述一路缓存阵列雷达回波信号进行缓存和提速，获得提速后的缓存阵列雷达回波信号，然后对所述提速后的缓存阵列雷达回波信号分别添加目标信号，并将添加目标信号的提速阵列雷达回波信号发送至外接设备进行阵列雷达回波信号的性能检测。
[0012]技术方案一的特点和进一步改进在于:
[0013](一)所述主机板包括:CPU处理器、第一通信模块、固态存储器;所述CPU处理器分别与所述固态存储器和所述第一通信模块连接;所述固态存储器与所述第一通信模块连接；
[0014]所述CPU处理器，用于获取擦FLASH指令、写FLASH指令和读FLASH指令，并控制第一通信模块依次给接口板发送擦FLASH指令、写FLASH指令和读FLASH指令，还用于实时控制第一通信模块接收接口板发送过来的阵列雷达回波信号；
[0015]所述第一通信模块，用于依次给接口板发送擦FLASH指令、写FLASH指令和读FLASH指令，并实时接收接口板发送过来的阵列雷达回波信号，并将所述阵列雷达回波信号发送至固态存储器中；
[0016]所述固态存储器，用于实时存储第一通信模块发送过来的阵列雷达回波信号。
[0017](二)所述接口板包括:第一 FPGA芯片、第二通信模块、光纤收发器、DDR2缓存模块、第一数据处理模块;所述第一 FPGA芯片分别与所述第二通信模块、所述光纤收发器、所述DDR2缓存模块和第一数据处理模块连接;所述光纤收发器与所述DDR2缓存模块连接;所述DDR2缓存模块与所述第一数据处理模块连接；
[0018]所述第一FPGA芯片，用于依次接收所述擦FLASH指令、写FLASH指令和读FLASH指令，并实时控制接口板内所有模块各自的工作时序，并将所述擦FLASH指令、写FLASH指令和读FLASH指令发送至第二通信模块；
[0019]所述第二通信模块用于接收所述擦FLASH指令、写FLASH指令和读FLASH指令并进行译码，然后将译码后的擦FLASH指令、译码后的写FLASH指令和译码后的读FLASH指令各自对应的高电平分别由高电平转换为低电平，获得低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号，然后将所述低电平擦FLASH选通信号、低电平写FLASH选通信号和低电平读FLASH选通信号依次发送至所述存储板；
[0020]所述光纤收发器，用于实时获取阵列雷达回波信号，并将所述阵列雷达回波信号实时发送至所述DDR2缓存模块；
[0021]所述DDR2缓存模块用于实时缓存接收到的阵列雷达回波信号，并将缓存后的阵列雷达回波信号发送至第一数据处理模块；
[0022]所述第一数据处理模块，用于实时接收缓存后的阵列雷达回波信号，并将所述缓存后的阵列雷达回波信号转化为N路缓存阵列雷达回波信号，然后将所述N路缓存阵列雷达回波信号发送至存储板。
[0023](三)所述接口板还包括:第一FPGA芯片、光纤收发器、线性调频模块、DDR2缓存模块、第二通信模块、第二数据处理模块;所述第一 FPGA芯片分别与所述第二数据处理模块、第二通信模块、DDR2缓存模块、目标信号模块和光纤收发器连接;所述第二数据处理模块与所述第二通信模块连接;所述第二数据处理模块还与所述DDR2缓存模块连接;所述DDR2缓存模块与所述目标信号模块连接;所述目标信号模块与所述光纤收发器连接；
[0024]所述第一FPGA芯片，用于依次接收存储板发送过来的擦FLASH完成指令、写FLASH完成指令和N路缓存FLASH阵列雷达回波信号，并实时控制接口板内所有模块各自的工作时序，并将所述N路缓存FLASH阵列雷达回波信号发送至第二数据处理模块；
[0025]所述第二数据处理模块，用于实时接收所述N路缓存FLASH阵列雷达回波信号，并将所述N路缓存FLASH阵列雷达回波信号转化为一路缓存阵列雷达回波信号，并将所述一路缓存阵列雷达回波信号分别发送至第二通信模块和DDR2缓存模块；
[0026]所述第二通信模块用于将所述一路缓存阵列雷达回波信号实时发送至主机板；
[0027]所述DDR2缓存模块，用于实时接收并缓存所述一路缓存阵列雷达回波信号，并对所述一路缓存阵列雷达回波信号进行提速，获得提速后的缓存阵列雷达回波信号，然后将所述提速后的缓存阵列雷达回波信号发送至目标信号模块；
[0028]所述目标信号模块，用于实时获取目标信号，所述目标信号为线性调频信号、二相编码信号或步进频率脉冲信号，同时实时接收所述提速后的缓存阵列雷达回波信号，并对所述提速后的缓存阵列雷达回波信号添加目标信号，得到添加目标信号的阵列雷达回波信号后发送至光纤收发器；
[0029]所述光纤收发器，用于实时接收所述添加目标信号的阵列雷达回波信号，并实时发送至外接设备进行阵列雷达回波信号的性能检测。
[0030](四)所述存储板包括:第二FPGA芯片、FLASH控制模块、FLASH阵列，所述第二FPGA芯片与所述FLASH控制模块连接;所述FLASH控制模块与所述FLASH阵列连接；
[0031]所述第二FPGA芯片，分别用于接收所述低电平擦FLASH选通信号、低电平写FLASH选通信号、低电平读FLASH选通信号和所述N路缓存阵列雷达回波信号，并通过FLASH控制模块对所述N路阵列雷达回波信号依次进行擦FLASH、写FLASH和读FLASH操作，依次获得擦FLASH完成指令、写FLASH完成指令和N路缓存FLASH阵列雷达回波信号，再将所述擦FLASH完成指令、写FLASH完成指令和N路缓存FLASH阵列雷达回波信号发送至接口板。
[0032]技术方案二:
[0033]—种阵列雷达回波模拟方法，基于所述阵列雷达回波模拟器，所述阵列雷达回波模拟器包括主机板、接口板、存储板，所述主机板包括:CPU处理器、固态存储器和第一通信模块;所述接口板包括第一 FPGA芯片、第二通信模块、光纤收发器、DDR2缓存模块、第一数据处理模块、目标信号模块、第二数据处理模块;所述存储板包括:第二FPGA芯片、FLASH控制模块、FLASH阵列，所述阵列雷达回波模拟方法，包括以下步骤:
[0034]步骤I，光纤收发器实时获取阵列雷达回波信号，并将所述阵列雷达回波信号实时发送至DDR2缓存模块依次进行缓存和降速，得到降速后的缓存阵列雷达信号；
[0035]步骤2，CPU处理器给第一FPGA芯片发送擦FLASH指令，第一FPGA芯片接收到擦FLASH指令后将对应擦FLASH高电平转化为低电平擦FLASH选通信号，并将所述低电平擦FLASH选通信号发送至第二FPGA芯片，第二FPGA芯片根据所述低电平擦FLASH选通信号对FLASH阵列中包含的所有FLASH芯片分别进行擦除操作，获得擦FLASH完成指令；
[0036]步骤3，CPU处理器给第一FPGA芯片发送写FLASH指令，第一FPGA芯片接收到写FLASH指令后将对应写FLASH高电平转化为低电平写FLASH选通信号，并将所述低电平写FLASH选通信号发送至第二 FPGA芯片；然后第一 FPGA芯片将所述降速后的缓存阵列雷达信号通过第一数据处理模块转化为N路缓存阵列雷达回波信号，并实时发送至第二 FPGA芯片，第二 FPGA芯片根据所述低电平写FLASH选通信号和所述降速后的缓存阵列雷达回波信号，对FLASH阵列中包含的所有FLASH芯片分别进行写操作，获得写FLASH完成指令；
[0037]步骤4，CPU处理器通过第一通信模块给第一 FPGA芯片发送读FLASH指令，第一 FPGA芯片接收到读FLASH指令后将对应读FLASH高电平转化为低电平读FLASH选通信号，并将所述低电平读FLASH选通信号发送至第二 FPGA芯片，第二 FPGA芯片根据所述低电平读FLASH选通信号对FLASH阵列中包含的所有FLASH芯