一种延时可控式低电压检测芯片及电源管理芯片的制作方法
【技术领域】
[0001] 本实用新型涉及集成电路技术领域，尤其是一种延时可控式低电压检测芯片以及 基于此检测芯片所形成的电源管理芯片。
【背景技术】
[0002] 众所周知，电压检测电路用于检测供给电压，当该电压变化到某一设定值时，电压 检测电路输出控制信号；当我们设定这一标准电压值时，希望电路能准确检测出并输出相 应的控制信号，现有的电压检测电路很容易做到这一点。
[0003] 图1示出了现有的一种电压检测电路的电原理图，在该电路中，VIN端的输入电压 经过电阻Rl、电阻R2和电阻R3的分压得到电压Vl，与比较器的正极相接，比较器的负极与 基准电压电路的VREF端脚相接，反相器的输入接比较器的输出，反相器的输出接输出电路 中MOS管M2的栅极，MOS管M2的源极和衬底接地、漏极为输出信号，与此同时，MOS管M2与 MOS管Ml的栅极相连，MOS管Ml的源极和衬底接地、漏极接在电阻R2与电阻R3之间。当 设定VIN端的电压使得Vl低于VREF时（此时的VIN为开启电压），VOUT为高阻态；当设定 VIN端的电压使得Vl高于VREF时，VOUT为低电平，然而，一旦VOUT为低电平（即：反相器 的输出为高电平），再次设定VIN端的电压使得Vl低于VREF时，由于MOS管Ml的开启电压 比第一种情况时电压变高了，这一新的电压值叫恢复电压；在此过程中，基准电压电路输出 的VREF不会随VIN变化而变化，从而根据VOUT的输出变化实现电压检测功能。
[0004] 然而，诸如图1所示的电压检测电路虽然能在供给电压变化到设定值时产生输出 控制信号，也能设定恢复电压值，但是在实际应用中却普遍存在如下缺陷：1、抗干扰性弱， 由于外界的干扰信号的存在，使得检测结果不够准确；2、恢复电压与原来开启电压的比值 与电阻RU电阻R2和电阻R3都有关系，变动起来不方便也不够精确；3、由于是对输入电压 瞬时值的检测，从而导致输出信号极不稳定。
[0005] 另外，电压检测功能作为电源管理芯片中重要的组成功能之一，其直接影响到电 源管理芯片的整体性能，由于现有的电压检测电路所存在的缺陷，导致现有的电源管理芯 片普遍存在如下问题：1、由于现有的电压检测电路是对输入电压瞬时值的检测，导致电源 管理芯片的输出信号不准确；2、容易误判低电压，导致检测错误；3、电源管理芯片发热时 无法进行保护；4、电源管理芯片在供电处于低压时无法稳压；5、在包含电池的应用技术 中，如果电池供电并处于低压，容易导致电池的漏液和过度放电。
[0006] 因此，有必要对现有的电压检测芯片（电路）以及电源管理芯片提出改进方案，以 最大限度地提升各自的性能，满足实际的使用需求。 【实用新型内容】
[0007] 针对上述现有技术存在的不足，本实用新型的其中一个目的在于一种电路结构简 单、抗干扰性强、检测精度高、具有延时控制功能的延时可控式低电压检测芯片；本实用新 型的另一个目的在于提供一种基于前述检测芯片所形成的电源管理芯片，其具有结构简 单、成本低廉、性能稳定等特点。
[0008] 为了实现上述目的，本实用新型采用如下技术方案：
[0009] -种延时可控式低电压检测芯片，它包括用于通过电容的放电实现电压输出的 电容充放电电路、用于控制电容充放电电路启闭的逻辑组合电路、用于向逻辑组合电路提 供基准电压的基准电压产生电路、用于设定输入至逻辑组合电路中的电压值的电阻分压电 路、用于输出检测信号的施密特整形电路和用于根据施密特整形电路输出的电压来设定电 阻分压电路的比值的恢复电压设定电路；它还包括一用于控制电容充放电电路进行延时 充放电的延时控制电路；
[0010] 所述电阻分压电路、逻辑组合电路、电容充放电电路、延时控制电路和施密特整形 电路沿电压信号处理方向顺序连接，所述基准电压产生电路的输出端连接逻辑组合电路的 输入端，所述恢复电压设定电路连接于施密特整形电路的输出端与电阻分压电路之间，所 述延时控制电路的输入端还同时连接于逻辑组合电路的输出端与电容充放电电路的输入 端之间。
[0011] 优选地，所述延时控制电路包括第一传输门、第二传输门和第三反相器，所述第一 传输门的输入端连接于连接于逻辑组合电路的输出端与电容充放电电路的输入端之间，所 述第二传输门的输入端连接电容充放电电路的输出端，所述第一传输门的输出端与第二传 输门的输出端同时连接施密特整形电路的输入端，所述第一传输门的其中一个信号控制端 和第二传输门的其中一个信号控制端同时连接第三反相器的输入端，所述第一传输门的另 一个信号控制端和第二传输门的另一个信号控制端同时连接第三反相器的输出端，所述第 三反相器的输入端作为使能输入端。
[0012] 优选地，所述第一传输门和第二传输门均由一 PMOS管和一 NMOS管构成，所述第一 传输门的NMOS管的栅极与第二传输门的PMOS管的栅极相连后连接于第三反相器的输入 端，所述第一传输门的PMOS管的栅极与第二传输门的NMOS管的栅极相连后连接于第三反 相器的输出端，所述第一传输门的PMOS管的漏极和NMOS管的漏极同时连接于逻辑组合电 路的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路的输入端，所述第 二传输门的PMOS管的漏极和NMOS管的漏极同时连接于电容充放电电路的输出端、PMOS管 的源极和NMOS管的源极同时连接于施密特整形电路的输入端。
[0013] -种电源管理芯片，它包括电压检测电路以及连接于电压检测电路的输出端并受 控于电压检测电路的线性稳压电路，所述电压检测电路为上述的一种延时可控式低电压检 测芯片；
[0014] 所述线性稳压电路包括误差放大器和第五MOS管，所述第五MOS管的漏极作为线 性稳压电路的输出端并通过依次串联的第六电阻和第七电阻接地，所述第五MOS管的栅极 连接误差放大器的输出端、源极和衬底相连后作为电源电压输入端，所述误差放大器的正 极连接于第六电阻和第七电阻之间、负极连接基准电压产生电路的输出端。
[0015] 优选地，所述误差放大器的输出端与第五MOS管的栅极之间还连接有短路保护电 路。
[0016] 优选地，所述误差放大器的输出端与第五MOS管的栅极之间还连接有限流保护电 路。
[0017] 由于采用了上述方案，本实用新型通过设置的延时控制电路可根据其输入端电压 的电平高低来选择是否启动延时功能，以实现电容充放电电路是否进行延时充放电；而在 检测芯片基础上通过增设的线性稳压电路后所形成的电源管理芯片则具有结构简单、成本 低廉、性能稳定等特点。
【附图说明】
[0018] 图1为现有技术中的一种电压检测电路的原理图；
[0019] 图2为本实用新型实施例的检测芯片的原理图；
[0020] 图3为本实用新型实施例的电源管理芯片的原理图。
【具体实施方式】
[0021] 以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以有权利 要求限定和覆盖的多种不同方式实施。
[0022] 如图2并结合图3所示，本实用新型实施例提供的一种延时可控式低电压检测芯 片，它包括顺序连接的电阻分压电路1、逻辑组合电路2、电容充放电电路3、延时控制电路4 和施密特整形电路5,在逻辑组合电路2的输入端还连接有基准电压产生电路6,在电阻分 压电路1与施密特整形电路5的输出端之间连接有恢复电压设定电路7,同时延时控制电路 4的输入端还连接于逻辑组合电路2的输出端与电容充放电电路4的输入端之间，其中：
[0023] 电阻分压电路1主要用于设定输入至逻辑组合电路2中的电压值，从而使逻辑组 合电路2通过比较基准电压Vref与设定输入的电压来控制电容充放电电路1的电容的充 放电状态，其包括顺序串联于电压设定端Vin与接地端之间的第一电阻RU第二电阻R2、第 三电阻R3和第四电阻R4。
[0024] 逻辑组合电路2主要用于控制电容充放电电路3启闭状态，从而控制电容充放电 电路3的电容的充放电状态，其包括比较器Q和第一反相器Al，比较器Q的正极连接于第一 电阻Rl和第二电阻R2之间、负极连接基准电压产生电路6的输出端、输出端连接第一反相 器Al的输入端，而第一反相器Al的输入端则连接电容充放电电路3的输入端。
[0025] 电容充放电电路3主要是通过电容的充放电来实现电压的输出，其包括第三MOS 管M3、第四MOS管M4、充放电电容Cl和第五电阻R5 ;其中，第三MOS管M3为增强P沟道MOS 晶体管、第四MOS管M4为增强型N沟道MOS晶体管，第三MOS管M3的栅极和第四MOS管M4 的栅极同时连接第一反相器Al的输出端，第三MOS管M3的漏极和第四MOS管M4的漏极分 别连接于第五电阻R5的两端，第三MOS管M3的源极和衬底同时连接电源输入端VDD，第四 MOS管M4的源极和衬底同时接地，充放电电容Cl的一端接地、另一端连接于延时控制电路 4的输入端。
[0026] 延时控制电路4主要通过控制其输入端的电平高低来选择是否启动延时功能，以 控制电容充放电电路3是否进行延时充放电。
[0027] 施密特整形电路5主要用于对延时控制电路4输出的电压进行整形处理后实现检 测信号的输出，其包括顺序连接的施密特整形单元51和第二反相器A2,施密特整形单元51 的输入端连接于延时控制电路4的输出端，第二反相器A2的输出端作为检测信号输出端 Vout，第一 MOS管Ml的栅极和第二MOS管M2的栅极同时连接于第二反相器A2的输入端与 施密特整形单元51的输出端之间；
[0028] 基准电压产生电路6主要用于向逻辑组合电路2提供基准电压Vref。
[0029] 恢复电压设定电路7,主要用于根据施密特整形电路5输出的电压值来设定电阻 分压电路1的比值，其包括第一 MOS管Ml和第二MOS管M2 ;其中，第一 MOS管Ml为增强P 沟道MOS晶体管、第二MOS管M2为增强N沟道MOS晶体管，第一 MOS管Ml的栅极和第二MOS 管M2的栅极同时连接施密特整形单元51的