包括双环路电路的低压差（LDO）稳压器的制作方法

本申请要求于2016年1月26日提交到韩国知识产权局的第10-2016-0009478号韩国专利申请、于2016年7月21日提交到韩国知识产权局的第10-2016-0092726号韩国专利申请以及于2016年7月21日提交的美国专利申请15/216,147的优先权，上述专利申请的公开通过引用全部包含于此。本发明构思的示例性实施例涉及一种电压稳压器，更具体地说，涉及一种包括粗环路电路(coarseloopcircuit)和精环路电路(fineloopcircuit)的低压差(ldo)稳压器。
背景技术：
：电压稳压器用于将固定的电压提供给电路。换言之，恒定的电压电平。根据用于电压调整的方法，电压稳压器可以是线性稳压器或开关稳压器。开关稳压器效率高，但是具有低的噪声特性。相反，线性稳压器效率低，但是具有良好的噪声特性。由于线性稳压器的噪声特性良好，因此线性稳压器可以供应精确并且稳定的电压。低压差(ldo)稳压器是线性稳压器的一个类型。ldo稳压器可被用于将电力稳定地供应到各种类型的电子装置。例如，可在移动装置(诸如，智能电话或平板个人计算机(pc))的电源管理集成电路(pmic)中使用ldo稳压器。移动装置的pmic可通过使用ldo稳压器，将各种电源电压提供给半导体电路，诸如，应用处理器或存储器。pmic可通过多条电力线，来提供各种电源电压。当在pmic与半导体电路之间使用多条电力线时，多条电力线的寄生电阻和寄生电感可使得通过线提供的电压不稳定。技术实现要素：根据本发明构思的示例性实施例提供一种低压差(ldo)稳压器，包括：粗调环路电路，被构造为接收输入电压、生成粗码并且根据粗调代码来调整粗调电流；数字控制器，被构造为接收粗调代码，并且根据粗条代码生成精调环路控制信号；精调环路电路，被构造为接收输入电压和精调环路控制信号，并且根据输入电压和精调环路控制信号来调整精调电流，其中，粗电流和精电流调整输出电压的电平。根据本发明构思的示例性实施例提供一种ldo稳压器，包括：输出电压节点；连接到输出电压节点的分压器，被构造为接收响应于精调电流和粗调电流而被调整的输出电压，并且对输出电压进行分压来生成输入电压；粗调环路电路，被构造为响应于输入电压生成粗调代码，并且响应于粗调代码生成粗调电流；精环路电路，被构造为响应于输入电压和多个精调控制信号来生成精调代码，并且响应于精调代码生成精调电流；数字控制器，被构造为响应于粗调代码来生成所述多个精控制信号。根据本发明构思的示例性实施例提供一种ldo稳压器，包括：精调环路电路，被构造为将精调环路电流提供到输出电压节点，并且当在输出电压节点的输出电压改变时，响应于禁用信号禁用精调环路电路；粗调环路电路，被构造为当精调环路电路被禁用时，响应于切换的粗调代码位来提供变化的粗调电流；数字控制器，被构造为生成初始化信号，以在粗调电流正在变化的同时，在第一电平设置初始精电流，并且当粗电流进入稳定状态时，将使能信号提供到精调环路电路，以激活精调环路电路。附图说明通过参照附图对本发明构思的示例性实施例进行详细地描述，本发明构思的以上和其他特征将变得更加清楚，其中：图1是示出用户装置的框图；图2是示出根据本发明构思的示例性实施例的用户系统的框图；图3是示出根据本发明构思的示例性实施例的图2的低压差(ldo)稳压器的框图；图4是示出根据本发明构思的示例性实施例的图2的ldo稳压器的框图；图5是示出根据本发明构思的示例性实施例的图4中示出的模数转换器(adc)的电路图；图6是示出根据本发明构思的示例性实施例的图4中示出的adc的电路图；图7是示出根据本发明构思的示例性实施例的图4中示出的adc的电路图；图8是用于描述根据本发明构思的示例性实施例的图7中示出的adc的表格；图9是用于描述根据本发明构思的示例性实施例的图4中示出的移位寄存器的操作方法的表格；图10是示出根据本发明构思的示例性实施例的图4的数字控制器的框图；图11是示出根据本发明构思的示例性实施例的图10中示出的第五控制单元的框图；图12是用于描述根据本发明构思的示例性实施例的图11中示出的使能精调环路控制器的操作的时序图；图13是用于描述根据本发明构思的示例性实施例的图11中示出的初始精调电流选择器的操作的时序图；图14是用于描述根据本发明构思的示例性实施例的图2的ldo稳压器的操作方法的示图；图15是用于描述根据本发明构思的示例性实施例的图14的ldo稳压器的操作方法的流程图。具体实施方式图1是示出用户装置的框图。参照图1，用户装置10可包括电源管理集成电路(pmic)11和应用处理器12。用户装置10可以是高端移动装置，诸如，智能电话或平板个人计算机(pc)。高端移动装置的性能可依赖于应用处理器12。为了在小面积内提高性能，应用处理器12可采用精细处理以及复杂的设计。应用处理器12可使用不同电平的电源电压，来驱动各种内部电路。可从电源电压电源管理集成电路11供应电源电压。如图1中所示，电源管理集成电路11可通过多条电力线，向应用处理器12提供不同的电源电压，诸如，0.8v、0.9v、1.1v和1.8v。参照图1，应用处理器12通过几条电力线，与电源管理集成电路11连接。电流i流经每条电力线，并且每条电力线可具有寄生电阻rp1至rp4以及寄生电感lp1至lp4。电源电压的直流(dc)值可由于它的线上的寄生电阻rp1至rp4而变化。例如，假设下述的情况：电源管理集成电路11通过电力线将0.8v的电源电压提供给应用处理器12。在该情况下，当电流i流经电力线时，可能发生i×rp1的压降。因此，当流经电力线的电流i快速变化时，由于寄生电感lp1，降低的电源电压可能需要一段时间恢复。图1中示出的用户装置10包括分别连接到电力线以降低电力线的寄生分量的影响的电容器ce1至ce4。例如，当电流i快速变化时，可通过使用连接到电力线的电容器ce1至ce4，来快速地恢复降低的电源电压。在图1的用户装置10中，因为电容器ce1至ce4被分别连接到电力线，所以可降低电力线的寄生分量的影响。图2是示出根据本发明构思的示例性实施例的用户系统的框图。参照图2，用户系统100可包括电源管理集成电路110和应用处理器120。例如，可在移动装置中使用应用处理器120。电源管理集成电路110可通过电力线，向应用处理器120提供电源电压。图2中示出的本发明构思的示例性实施例具有通过单个电力线提供到应用处理器120的电源电压1.8v。应用处理器120可供应有来自电源管理集成电路110的电源电压1.8v，并且可内部地生成电源电压0.8v、0.9v和1.1v。为了实现此，应用处理器120可包括多个ldo稳压器。多个ldo稳压器可被集成在应用处理器120中。应用处理器120可通过使用集成的ldo稳压器，来生成多个电源电压。如图2中所示，应用处理器120可包括第一ldo稳压器121至第四ldo稳压器124。第一ldo稳压器121至第四ldo稳压器124可具有相同的内部构造和操作。第一ldo稳压器121可接收1.8v的外部电压，以生成0.9v的内部电压。第二ldo稳压器122可基于1.8v的外部电压来生成0.8v的内部电压。第一ldo稳压器121和第二ldo稳压器122所生成的内部电压可被提供到中央处理单元(cpu)125。第三ldo稳压器123可基于1.8v的外部电压来生成1.1v的内部电压，并且将1.1v的内部电压提供给显示器控制器126。第四ldo稳压器124可基于1.8v的外部电压来生成0.8v的内部电压，并且将0.8v的内部电压提供给存储器控制器127。根据上述的图2的用户系统100，电力线的数量或电力线电容器的数量被减小。因此，印刷电路板(pcb)的布线影响可被降低。此外，用户系统100可降低寄生分量的影响，并且降低面积和成本。图3是示出根据本发明构思的示例性实施例的图2的ldo稳压器的框图。图3中所示的ldo稳压器121a可以是数字ldo稳压器，并且可具有与第一ldo稳压器121至第四ldo稳压器124的构造和操作相同的构造和操作。参照图3，ldo稳压器121a可包括分压器201、粗调环路块210、精调环路块220和数字控制块230。ldo稳压器121a可将输出电压vout提供给负载202。分压器201可接收输出电压vout，并且将分压的输入电压vin分别提供给粗调环路块210和精调环路块220。粗调环路块210可在大的电压范围内调整输出电压vout。粗调环路块210可接收输入电压vin，并且可输出粗调代码c_lpt。粗调环路块210可将粗调代码c_lpt输出到数字控制块230。粗调环路块210可基于粗调代码c_lpt，来调整将被提供到输出端的粗电流i_lpt。粗调环路块210可通过使用大功率晶体管lpt，来调整粗调电流i_lpt。例如，大功率晶体管lpt可以是具有大尺寸的晶体管。大功率晶体管lpt可供应大的电流量，并且可在大的电压范围内调整输出电压vout。精调环路块220可在小的电压范围内，精细地调整输出电压vout。精调环路块220可接收输入电压vin，并且可响应于精调环路控制信号f_ctrl，而内部地生成精调代码c_spt。可从数字控制块230提供精调环路控制信号f_ctrl。在粗调电流i_lpt被提供到输出端之后，精调环路块220可将精调电流i_spt供应给输出端。精调环路块220可通过使用小功率晶体管(spt)，来调整精调电流i_spt。例如，小功率晶体管spt可以是具有小尺寸的晶体管。小功率晶体管spt可供应小的电流量，并且可在小的电压范围内调整输出电压vout。数字控制块230可控制精调环路块220。数字控制块230可从粗调环路块210接收粗调代码c_lpt，并且可将精调环路控制信号f_ctrl提供给精调环路块220。数字控制块230可控制精调环路块220，使得精调环路块220在粗调环路块210操作之后立即进行操作。因为数字控制块230快速地改变环路操作，所以可降低过渡效应(transitioneffect)。图4是示出根据本发明构思的示例性实施例的图2的ldo稳压器的框图。参照图4，ldo稳压器121b可包括分压器电路301、负载驱动器电路302和负载电容器303。分压器电路301连接在输出端与地端之间，并且可对输出电压vout进行分压，以生成分压vdid。例如，分压器电路301包括连接在输出端与分压节点之间的第一电阻器(例如，r)以及连接在分压节点与地端之间的第二电阻器(例如，4r)。当输出电压vout近似0.9v时，分压vdid近似0.72v。负载电流il可流经负载驱动器电路302。负载电容器303可具有负载电容cl。ldo稳压器121b还可包括粗调环路电路310、精调环路电路320和数字控制器330。ldo稳压器121b可(例如，从图2中的pmic110与应用处理器120之间的电力线)接收电源电压vdd，并且可调整输出电压vout。粗调环路电路310可在大的电压范围内调整输出电压vout，精调环路电路320可在小的电压范围内调整输出电压。参照图4，粗调环路310可包括参考电压改变器311、模数转换器(adc)312和粗调电流驱动器313。参考电压改变器311可从adc312接收粗调代码c_lpt，并且可改变粗调参考电压vrefc。参考电压改变器311可将改变的粗调参考电压vrefc提供给adc312。下表示出参考电压改变器311的操作条件。[表1]c_lpt[5:1]vrefc11111648mv11110684mv11100720mv11000756mv10000792mv00000828mv参照表1，参考电压改变器311可接收5位的粗调代码c_lpt[5:1]，并且可改变粗调参考电压vrefc，使得粗调参考电压vrefc具有与接收的5位的粗调代码c_lpt[5:1]相应的电压电平。例如，当粗调代码c_lpt[5:1]是“11111”时，粗调参考电压vrefc可被设置为648mv；当粗调代码c_lpt[5:1]是“11110”时，粗调参考电压vrefc可被设置为684mv；当粗调代码c_lpt[5:1]是“11100”时，粗调参考电压vrefc可被设置为720mv；当粗调代码c_lpt[5:1]是“11000”时，粗调参考电压vrefc可被设置为756mv；当粗调代码c_lpt[5:1]是“10000”时，粗调参考电压vrefc可被设置为792mv；当粗调代码c_lpt[5:1]是“00000”时，粗调参考电压vrefc可被设置为828mv。粗调参考电压vrefc可随着负载电流il增大而增大；粗调参考电压vrefc可随着负载电流il减小而减小。参考电压改变器311可在负载电流il增大时，增大粗调参考电压vrefc。此外，参考电压改变器311可在在负载电流il减小时，减小粗调参考电压vrefc。参考电压改变器311可在粗调环路操作期间通过改变粗调参考电压vrefc，来更加容易地调整输出电压vout。adc312可接收输入电压vin和粗调参考电压vrefc，并且可生成粗调代码c_lpt。例如，adc312可生成第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]。第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]可被提供给参考电压改变器311和粗调电流驱动器313。粗调电流驱动器313可从adc312接收粗调代码c_lpt，并且将粗调参考电压vrefc供应给输出端。例如，粗调电流驱动器313可包括第一pmos晶体管m_lp1至第五pmos晶体管m_lp5。第一pmos晶体管m_lp1至第五pmos晶体管m_lp5可连接在电源端与输出端之间。在此，电源端可被供应有电源电压vdd，输出电压vout可从输出端输出。可通过第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]来分别控制第一pmos晶体管m_lp1至第五pmos晶体管m_lp5。可通过第一粗调代码位c_lpt[1]来控制第一pmos晶体管m_lp1。粗调电流驱动器313可基于来自adc312的粗调代码c_lpt，来调整将被提供给输出端的粗调电流i_lpt。当第一pmos晶体管m_lp1至第五pmos晶体管m_lp5全部导通时，可提供最大量的粗调电流i_lpt。粗调电流i_lpt的量可与第一pmos晶体管m_lp1至第五pmos晶体管m_lp5之中的截止的晶体管的数量成比例地减少。如图4中所示，精调环路电路320可包括比较器321、移位寄存器322和精调电路驱动器323。精调环路电路320可精细地调整输出电压vout。精调环路电路320可将精调电流i_spt提供到输出端。比较器321可将输入电压vin与参考电压vref进行比较，并且将比较结果提供到移位寄存器322。比较器321可通过正输入端(+)来接收参考电压vref，可通过负输入端(-)来接收输入电压vin。比较器321可与时钟信号clk同步地进行操作。比较器321可通过它的输出端，将比较结果提供到移位寄存器322的选择端sel。当参考电压vref在电平上高于输入电压vin时，比较器321可输出“1”的选择信号sel；当参考电压vref在电平上低于输入电压vin时，比较器321可输出“0”的选择信号sel。移位寄存器322可响应于使能信号en而进行操作。可从数字控制器330提供使能信号en。使能信号en可在粗调环路电路310操作之后，被提供到移位寄存器322。移位寄存器322可与时钟信号clk同步地进行操作。移位寄存器322可从比较器321接收选择信号sel。并且输出精调代码c_spt。例如，假设移位寄存器322是20位的移位寄存器，则移位寄存器322可输出20位的精调代码c_spt[20:1]。精调电流驱动器323可从移位寄存器322接收精调代码c_spt，并且将精调电流i_spt供应到输出端。例如，精调电流驱动器323可包括第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20。第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20可连接在电源端与输出端之间。可通过第一精调代码位c_spt[1]至第二十精调代码位c_spt[20]来分别控制第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20。例如，可通过第一精调代码位c_spt[1]来控制第一pmos晶体管m_sp1。精调电流驱动器323可基于来自移位寄存器322的精调代码c_spt，来调整将被提供到输出端的精调电流i_spt。当第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20全部导通时，可提供最大量的精调电流i_spt。精调电流i_spt的量可与第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20之中的截止的晶体管的数量成比例地减少。精调电流驱动器323的操作可以与粗调电流驱动器313的操作相同。然而，精调电流驱动器323的每个pmos晶体管的尺寸可小于粗调电流驱动器313的每个pmos晶体管的尺寸。精调电流驱动器323可通过使用每个晶体管驱动小的电流量的多个晶体管，来在小的电压范围内调整输出电压vout。继续参照图4，数字控制器330可控制精调环路电路320。数字控制器330可接收粗调代码c_lpt，并且可输出控制信号。控制信号可包括使能信号en、重置信号rst以及初始化信号init。使能信号en可以是用于操作移位寄存器322的信号。重置信号rst可以是用于重置移位寄存器322的精调代码c_spt的信号。初始化信号init可以是用于确定初始精调电流的信号。初始化信号init可被提供到移位寄存器322。使用简单计数器的数字控制器330可允许精调环路操作在粗调环路操作之后立即开始。因为数字控制器330快速地改变环路操作，所以可降低过渡效应。下面可描述数字控制器330的内部构造和操作。图5是示出根据本发明构思的示例性实施例的图4中示出的模数转换器adc的电路图。图5中示出的adc312a(例如，闪速型adc(flashadc))可包括分压器电路410和比较器电路420。在图5中，adc312a可生成5位的二进制码。分压器电路410可包括第一电阻器r1至第六电阻器r6。第一电阻器r1至第六电阻器r6可具有相同的电阻值，或可具有不同的电阻值。分压器电路410可接收粗调参考电压vrefc，并且可生成第一分压vd1至第五分压vd5。第一分压vd1至第五分压vd5可被提供到比较器电路420。比较器电路420可包括第一比较器421至第五比较器425。输入电压vin可被共同地提供到第一比较器421至第五比较器425。例如，输入电压vin可以是图4中示出的分压器电路301的分压vdid。输入电压vin可被共同地提供到第一比较器421至第五比较器425的正输入端(+)。第一比较器421可通过正输入端(+)来接收输入电压vin，并且可通过负输入端(-)来接收第一分压vd1。第一比较器421可将输入电压vin与第一分压vd1进行比较，并且可基于比较结果生成“1”或“0”的第一粗调代码位c_lpt[1]。例如，当输入电压vin在电平上高于第一分压vd1时，第一比较器421可生成“1”的第一粗调代码位c_lpt[1]；当输入电压vin在电平上低于第一分压vd1时，第一比较器421可生成“0”的第一粗调代码位c_lpt[1]。与第一比较器421相似，第二比较器422至第五比较器425可分别生成第二粗调代码位c_lpt[2]至第五粗调代码位c_lpt[5]。比较器电路420可将粗调代码c_lpt[5:1]提供到粗调电流驱动器313(参照图4)。图6是示出根据本发明构思的示例性实施例的图4中示出的模数转换器adc的电路图。图6中示出的adc312b可以是数字adc，并且可包括比较器(com)510和代码生成器520。比较器510可将输入电压vin与粗调参考电压vrefc进行比较。比较器510可通过负输入端(-)来接收粗调参考电压vrefc，可通过正输入端(+)来接收输入电压vin。比较器510可将输入电压vin与粗调参考电压vrefc进行比较，并且可将误差电压verr提供到代码生成器520。代码生成器520可基于误差电压verr来生成粗调代码。例如，当误差电压verr是“+b”或更大时，粗调代码c_lpt[5:1]可以是“11111”。当误差电压verr在“+a”与“+b”之间时，粗调代码c_lpt[5:1]可以是“11110”。当误差电压verr在“0”与“+a”之间时，粗调代码c_lpt[5:1]可以是“11100”。当误差电压verr在“-a”与“0”之间时，粗调代码c_lpt[5:1]可以是“11000”。当误差电压verr在“-b”与“-a”之间时，粗调代码c_lpt[5:1]可以是“10000”。当误差电压verr小于“-b”时，粗调代码c_lpt[5:1]可以是“00000”。代码生成器520可将粗调代码c_lpt[5:1]提供到粗调电流驱动器313(参照图4)。图7是示出根据本发明构思的示例性实施例的图4中示出的模数转换器adc的电路图。图7中示出的adc312c(例如，电流镜flashadc(cmfadc))可包括比较器电路610、第一电流镜电路620和第二电流镜电路630。比较器电路610可包括第一pmos晶体管pm1和第二pmos晶体管pm2、第一nmos晶体管nm1和第二nmos晶体管nm2以及电流源611。例如，第一pmos晶体管pm1和第二pmos晶体管pm2中的每个的尺寸是“1”。这在图7中被表示为“×1”。第一pmos晶体管pm1连接在电源端与第一节点nd1之间。第一pmos晶体管pm1的栅极连接到第一节点nd1。第一pmos晶体管pm1可以是二极管连接的(diode-connected)。第二pmos晶体管pm2可连接在电源端与第二节点nd2之间。第二pmos晶体管pm2的栅极连接到第二节点nd2。第二pmos晶体管pm2可以是二极管连接的。第一nmos晶体管nm1连接在第一节点nd1与第三节点nd3之间。第一nmos晶体管nm1的栅极被构造为接收粗调参考电压vrefc。第二nmos晶体管nm2连接在第二节点nd2与第三节点nd3之间。第二nmos晶体管nm2的栅极被构造为接收输入电压vin。电流源611连接在第三节点nd3与地端之间。流经电流源611的电流可以是固定的。例如，“2×ib”的固定的电流可流经电流源611。可使用nmos晶体管来实现电流源611。比较器电路610可形成第一电流路径i1和第二电流路径i2。第一电流路径i1可穿过第一pmos晶体管pm1和第一nmos晶体管nm1。第二电流路径i2可穿过第二pmos晶体管pm2和第二nmos晶体管nm2。比较器电路610可将输入电压vin与粗调参考电压vrefc进行比较。分别流经第一电流路径i1和第二电流路径i2的电流量可根据粗调参考电压vrefc和输入电压vin而不同。分别流经第一电流路径i1和第二电流路径i2的电流之和可被固定为“2×ib”。当输入电压vin在电平上高于粗调参考电压vrefc时，流经第二电流路径i2的电流可增大“ierr”(例如，ib+ierr)。当输入电压vin在电平上高于粗调参考电压vrefc时，流经第一电流路径i1的电流可减小“ierr”(例如，ib-ierr)。当输入电压vin在电平上低于粗调参考电压vrefc时，流经第二电流路径i2的电流可减小。当输入电压vin在电平上低于粗调参考电压vrefc时，流经第一电流路径i1的电流可增大。第一电流镜620可包括第三pmos晶体管pm3和第三nmos晶体管nm3。第三pmos晶体管pm3连接在电源端与第四节点nd4之间。第三pmos晶体管pm3的栅极连接到第一节点nd1。第三pmos晶体管pm3的栅极连接到第一pmos晶体管pm1的栅极。第三pmos晶体管pm3的尺寸可与第一pmos晶体管pm1的尺寸相同。换言之，第三pmos晶体管pm3的尺寸是“×1”。第一电流镜电路620可形成第三电流路径i3。第三电流路径i3可穿过第三pmos晶体管pm3和第三nmos晶体管nm3。使用电流镜像，流经第三电流路径i3的电流量可与流经第一电流路径i1的电流量相同。第四节点nd4的电压电平可随着流经第三电流路径i3的电流量增大而增大。此外，第四节点nd4的电压电平可随着流经第三电流路径i3的电流量减小而减小。如此，流经第二电流路径i2的电流量可随着输入电压vin增大而增大。在此情况下，流经第一电流路径i1和第三电流路径i3中的每个的电流量可减小，第四节点nd4的电压电平可减小。换言之，第四节点nd4的电压电平可在输入电压vin增大时减小，然而粗调参考电压vrefc保持固定。此外，第四节点nd4的电压电平可随着输入电压vin减小而增大。第二电流镜电路630可包括第四pmos晶体管pm4至第八pmos晶体管pm8以及第四nmos晶体管nm4至第八nmos晶体管nm8。第四pmos晶体管pm4连接在电源端与第一输出节点od1之间。第四pmos晶体管pm4的栅极连接到第二节点nd2。第四pmos晶体管pm4的尺寸可不同于第二pmos晶体管pm2的尺寸。例如，在第二pmos晶体管pm2的尺寸是“1”的情况下，第四pmos晶体管pm4的尺寸可以是第二pmos晶体管pm2的尺寸的六倍。这在图7中被表示为“×6”。下面，第四pmos晶体管可被称为具有“×6”的尺寸。第四nmos晶体管nm4连接在第一输出节点od1与地端之间。第四nmos晶体管nm4的栅极连接到第四节点nd4。例如，在第三nmos晶体管nm3的尺寸是“1”的情况下，第四nmos晶体管nm4可具有“×14”的尺寸。第四pmos晶体管pm4和第四nmos晶体管nm4可形成第四电流路径i4。可从第一输出节点od1输出第一粗调代码位c_lpt[1]。第五pmos晶体管pm5和第五nmos晶体管nm5可形成第五电流路径i5。第五pmos晶体管pm5具有“×8”的尺寸，第五nmos晶体管nm5具有“×12”的尺寸。可从第二输出节点od2输出第二粗调代码位c_lpt[2]。第六pmos晶体管pm6和第六nmos晶体管nm6可形成第六电流路径i6。第六pmos晶体管pm6具有“×10”的尺寸，第六nmos晶体管nm6具有“×10”的尺寸。可从第三输出节点od3输出第三粗调代码位c_lpt[3]。第七pmos晶体管pm7和第七nmos晶体管nm7可形成第七电流路径i7。第七pmos晶体管pm7具有“×12”的尺寸，第七nmos晶体管nm7具有“×8”的尺寸。可从第四输出节点od4输出第四粗调代码位c_lpt[4]。第八pmos晶体管pm8和第八nmos晶体管nm8可形成第八电流路径i8。第八pmos晶体管pm8具有“×14”的尺寸，第八nmos晶体管nm8具有“×6”的尺寸。可从第五输出节点od5输出第五粗调代码位c_lpt[5]。可使用最小尺寸(×6)的第四pmos晶体管和最大尺寸(×14)的第四nmos晶体管nm4来实现第四电流路径i4。与第五电流路径至第八电流路径相比，第四电流路径i4可最快速地转变为低电平。例如，第二节点nd2和第四节点nd4的电压电平可随着输入电压vin减小而增大。随着第四节点nd4的电压电平的增大，第一输出节点od1的电压可通过第四nmos晶体管nm4被快速地放电。在该情况下，第一粗调代码位c_lpt[1]可首先被设置为“0”。换言之，第一粗调代码位至第五粗调代码位中的第一粗调代码位c_lpt[1]可被首先设置。可使用最大尺寸(×14)的第八pmos晶体管pm8和最小尺寸(×6)的第八nmos晶体管nm8来实现第八电流路径i8。与第四电流路径至第七电流路径相比，第八电流路径i8可最快速地转变为高电平。例如，第二节点nd2和第四节点nd4的电压电平可随着输入电压vin增大而减小。随着第二节点nd2的电压电平减小，第五输出节点od5的电压可通过第八pmos晶体管pm8被最快速地充电。在该情况下，第五粗调代码位c_lpt[5]可首先被设置为“1”。换言之，第一粗调代码位至第五粗调代码位中的第五粗调代码位c_lpt[5]可被首先设置。图8是用于描述根据本发明构思的示例性实施例的图7中示出的电流镜flashadc的表格。参照图7和图8，电流镜flashadc312c可基于输入电压vin与粗调参考电压vrefc之间的差，来获得误差电压verr。可通过下面的等式来获得误差电压verr。[等式1]verr＝vin-vrefc当输入电压vin在电平上比粗调参考电压vrefc高很多(例如，72mv或更多)时，图7的第二节点nd2和第四节点nd4中的每个节点可具有与此成比例地非常低的电压电平。在此情况下，第四pmos晶体管pm4至第八pmos晶体管pm8可全部导通，第四nmos晶体管nm4至第八nmos晶体管nm8可全部截止。根据上述操作，当误差电压verr大于或等于72mv时，粗调代码c_lpt[5：1]可以是“11111”。第二节点nd2和第四节点nd4的电压电平可随着输入电压vin减小而增大。随着第四节点nd4的电压电平增大，第一输出节点od1的电压可通过第四nmos晶体管nm4被最快速地放电。换言之，当误差电压verr的范围在36mv至72mv时，粗调代码c_lpt[5:1]可以是“11110”。相应地，当误差电压verr的范围在0至36mv时，粗调代码c_lpt[5:1]可以是“11100”。当误差电压verr的范围在-36mv至0时，粗调代码c_lpt[5:1]可以是“11000”。当误差电压verr的范围在-72mv至-36mv时，粗调代码c_lpt[5:1]可以是“10000”。当输入电压vin与粗调参考电压vrefc之间的差是72mv或更大时，图7的第二节点nd2和第四节点nd4中的每个节点可具有最高的电压电平。在此情况下，第四pmos晶体管pm4至第八pmos晶体管pm8可全部截止，第四nmos晶体管nm4至第八nmos晶体管nm8可全部导通。换言之，当误差电压verr是-72mv或更小时，粗调代码c_lpt[5:1]可以是“00000”。图7中示出的电流镜flashadc312c可基于nmos晶体管与pmos晶体管之间的尺寸差，来生成粗调代码c_lpt。因为图7中示出的电流镜flashadc312c使用简单的电流镜电路，所以可降低功耗。此外，因为使用pmos晶体管和nmos晶体管实现电流镜flashadc312c，所以它的面积可被降低。在图7中，对于c_lpt[5:1]的ierr值是：c_lpt[1]:ierr<(8/20)ib、c_lpt[2]:ierr<(4/20)ib、c_lpt[3]:ierr<0、c_lpt[4]:ierr<-(4/20)ib、c_lpt[5]:ierr<-(8/20)ib。图9是用于描述根据本发明构思的示例性实施例的图4中示出的移位寄存器的操作方法的表格。参照图9，移位寄存器322可输出20位的精调代码c_spt[20:1]。移位寄存器322可与时钟信号clk同步地，逐位地将代码位向左或向右移位(左移位或右移位)。移位寄存器322可响应于选择信号sel，将代码位向左或向右移位。例如，当选择信号sel具有“0”值(sel＝0)时，移位寄存器322可逐位地将代码位向左移位。精调代码位c_spt[20]可转到“1”。例如，在移位寄存器322在“t”输出精调代码c_spt[20:1](＝000...001)的情况下，移位寄存器322可在“t+1”输出精调代码c_spt[20:1](＝000...011)。当选择信号sel具有“1”值(sel＝1)时，移位寄存器322可逐位地将代码位向右移位。精调代码位c_spt[1]可转到“0”。例如，在移位寄存器322在“t”输出精调代码c_spt[20:1](＝011...111)的情况下，移位寄存器322可在“t+1”输出精调代码c_spt[20:1](＝001...011)。移位寄存器322可将精调代码c_spt[20:1]提供到精调电流驱动器323。图10是示出根据本发明构思的示例性实施例的图4的数字控制器的框图。图10中示出的数字控制器330可接收粗调代码c_lpt[5:1]，并且可生成控制信号en、rst和init[3:1]。参照图10，数字控制器330可包括第一控制单元331至第五控制单元335以及逻辑门336。第一控制单元331可接收第一粗调代码位c_lpt[1]，并且可生成第一控制信号en[1]、rst[1]以及init1[3:1]。与第一控制单元331相似，第五控制单元335可接收第五粗调代码位c_lpt[5]，并且可生成第五控制信号en[5]、rst[5]以及init5[3:1]。逻辑门336可从第一控制单元331至第五控制单元335接收第一控制信号至第五控制信号，来执行逻辑操作。例如，逻辑门336可通过对第一使能信号至第五使能信号en[5:1]执行或(or)操作，来输出使能信号en。逻辑门336可通过对第一重置信号至第五重置信号rst[5:1]执行or操作，来输出重置信号rst。逻辑门336可通过对第一初始化信号init1[3:1]至第五初始化信号init5[3:1]执行or操作，来输出初始化信号init[3:1]。当数字控制器330从粗调环路操作切换到精调环路操作时，数字控制器330可基于初始化信号init[3:1]，来确定精调环路电路320的初始精调电流。因为数字控制器330确定精调环路电路320的初始精调电流，所以可降低由于环路改变导致的过渡效应。图11是示出根据本发明构思的示例性实施例的图10中示出的第五控制单元的框图。参照图11，第五控制单元335可接收第五粗调代码位c_lpt[5]，并且可生成第五控制信号en[5]、rst[5]以及init5[3:1]。第五控制单元335可包括使能精调环路控制器(eflc)341和初始化精调电流选择器(ifcs)344。使能精调环路控制器341可包括4位计数器342和上升沿检测器343。4位计数器342可将第一输出值q[1]提供到上升沿检测器343，并且可将第三输出值q[3]提供到初始化精调电流选择器344。4位计数器342的第四输出值q[4]可被用作为第五使能信号en[5]。上升沿检测器343可检测第一输出值q[1]的上升沿，并且可输出第五重置信号rst[5]作为检测结果。使能精调环路控制器341可接收第五粗调代码位c_lpt[5]，并且可生成第五使能信号en[5]和第五重置信号rst[5]。图12是用于描述根据本发明构思的示例性实施例的图11中示出的使能精调环路控制器的操作的时序图。参照图11和图12，4位计数器343可基于第五粗调代码位c_lpt[5]，来生成4位输出q[4:1]。4位计数器342可在第五粗调代码位c_lpt[5]的第一周期期间生成“0000”，在第五粗调代码c_lpt位[5]的第二周期期间生成“0001”，在第五粗调代码位c_lpt[5]的第三周期期间生成“0010”。因此，4位计数器342可在第五粗调代码位c_lpt[5]的第七周期期间生成“0110”，在第五粗调代码位c_lpt[5]的第八周期期间生成“0111”。可从4位计数器342的第四输出值q[4]来获得第五使能信号en[5]。第五重置信号rst[5]可作为检测4位计数器342的第一输出值q[1]的上升沿的结果而被获得。返回图11，初始精调电流选择器344可包括3位计数器345和逻辑电路346。3位计数器345可在使能端en，接收4位计数器342的第三输出值q[3]。3位计数器345可响应于第三输出值q[3]进行操作，并且与时钟信号clk同步地生成3位输出c[3:1]。3位计数器345可将3位输出c[3:1]提供到逻辑电路346。逻辑电路346可接收3位输出c[3:1]，并且可输出第五初始化信号init5[3:1]。图13是用于描述根据本发明构思的示例性实施例的图11中示出的初始精调电流选择器的操作的时序图。图13是图12的第五周期(第四上升沿与第五上升沿之间的时间段)的放大的时序图。参照图11和图13，3位计数器345可与时钟信号clk同步地生成3位输出c[3:1]。3位计数器345可在时钟信号clk的第一周期期间生成“000”。3位计数器345可在时钟信号clk的第二周期期间，与时钟信号clk的第一上升沿同步地生成“001”。3位计数器345可在时钟信号clk的第三周期期间，与时钟信号clk的第二上升沿同步地生成“010”。此外，3位计数器345可在时钟信号clk的第六周期期间生成“101”，并且在时钟信号clk的第七周期期间生成“110”。3位计数器345可在时钟信号clk的第八周期期间，与时钟信号clk的第七上升沿同步地生成“111”。逻辑电路346可接收3位计数器345的输出c[3:1]，并且可在时钟信号clk的第一周期至第七周期期间，生成“000”作为初始化信号[3:1]。逻辑电路346可与时钟信号clk的第七上升沿同步地生成“111”作为初始化信号[3:1]。逻辑电路346可将初始化信号init[3:1]提供到精调环路电路320的移位寄存器322。初始精调电流选择器344可通过使用3位计数器345，来计算第五粗调代码位c_lpt[5]的低电平时间段。初始精调电流选择器344可计算第五粗调代码位c_lpt[5]的低电平时间段，并且可将初始化信号init[3:1]提供到移位寄存器322。初始精调电流选择器344可基于初始化信号init[3:1]来确定初始精调电流。因为数字控制器330使用简单的计数器，所以数字控制器330可被容易地设计。因为数字控制器330根据环路操作的改变来设置精调电流，所以数字控制器330可精细地调整精调电流。此外，数字控制器330还可降低由于环路改变导致的过渡效应。图14是用于描述根据本发明构思的示例性实施例的图2的ldo稳压器的操作方法的示图。图14中示出的ldo稳压器121d可包括分压器电路301、负载驱动器电路302、负载电容器303、粗调环路电路310、精调环路电路320和数字控制器330。粗调环路电路310可包括图7中示出的电流镜flashadc312c。粗调环路电路310的粗调电流驱动器313可包括第一pmos晶体管m_lp1至第五pmos晶体管m_lp5。pmos晶体管m_lp1至pmos晶体管m_lp5中的每个可供应40ma的电流。精调环路电路320的精调电流驱动器323可包括第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20。第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20中的每个可供应2ma的电流。ldo稳压器121d可接收电源电压vdd，并且可调整输出电压vout。ldo稳压器121可不管负载电流il的波动如何，而稳定地提供输出电压vout。换言之，即使负载电流il从20ma改变到200ma，0.9v的输出电压vout也可被稳定地保持。在第一时间段t1期间，负载电流il可以是20ma，ldo稳压器121d可保持0.9v的输出电压vout。因为粗调环路电路310输出均具有高状态的第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]，所以粗调电流驱动器313的第一pmos晶体管m_lp1至第五pmos晶体管m_lp5可全部截止。从数字控制器330提供的初始化信号init[3:1]可具有先前的值p/v，使能信号en可具有高电平。精调环路电路320可响应于使能信号en而进行操作，精调电流驱动器323的第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20中的9个pmos晶体管或10个pmos晶体管可被导通。精调环路电路320可提供20ma的精调电流i_spt。在第二时间段t2时间，负载电流il可增大到200ma。ldo稳压器121d的输出电压vout可下降为低于0.9v。精调环路电路320可截止，粗调环路电路310可导通。随着输出电压vout减小，被提供到粗调环路电路310和精调环路电路320的输入电压vin可减小。当输入电压vin减小时，如参照图7和图8所描述，电流镜flashadc312的第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]可被改变。例如，第一粗调代码位c_lpt[1]可被设置为“0”。随着输出电压vout减小，第二粗调代码位c_lpt[2]至第四粗调代码位c_lpt[4]可依次被设置为“0”。当第一粗调代码位c_lpt[1]被设置为“0”时，第一pmos晶体管m_lp1可导通，因此，40ma的粗调电流i_lpt可被供应。然后，当第二粗调代码位c_lpt[2]被设置为“0”时，第二pmos晶体管m_lp2可导通。在此情况下，40ma的粗调电流i_lpt可被进一步供应。因此，当第三粗调代码位和第四粗调代码位依次被设置为“0”时，第三pmos晶体管m_lp3和第四pmos晶体管m_lp4可依次导通。在此情况下，粗调电流i_lpt可进一步增大。此外，从数字控制器330提供的初始化信号init[3:1]可基于第一粗调代码位c_lpt[1]被设置为“000”，因此，使能信号en可转变为低电平。在该情况下，精调环路电路320可关闭。在第三时间段t3期间，粗调环路电路310的第一粗调代码位c_lpt[1]至第四粗调代码位c_lpt[4]可保持在低电平，第五粗调代码位c_lpt[5]可切换。随着第五粗调代码位c_lpt[5]切换，负载电流il可在160ma与200ma之间变化。随着负载电流il变化，输出电压vout可在大的电压范围内改变。此外，在第三时间段t3期间，数字控制器330可生成用于操作精调环路电路320的控制信号。例如，数字控制器330可生成将被提供到精调环路电路320的移位寄存器322的重置信号rst。重置信号rst可以是用于将移位寄存器322的精调代码位c_spt[1]至精调代码位c_spt[20]中的每个设置为“1”的信号。当重置信号rst被施加到移位寄存器322时，精调电流i_spt可以是0ma。在第四时间段t4期间，第五粗调代码位c_lpt[5]可继续切换，数字控制器330可生成用于操作精调环路电路320的控制信号。例如，数字控制器330可生成将被提供到精调环路电路320的移位寄存器322的初始化信号init[3:1]。初始化信号init[3:1]可被用于将移位寄存器322的精调代码位c_spt[1]至精调代码位c_spt[20]中的每个设置为“0”。例如，当接收初始化信号init[3:1](＝“111”)以设置第一精调代码位c_spt[1]至第二十精调代码位c_spt[20]中的每个时，精调电流i_spt可被设置为“20ma”。在第五时间段t5期间，数字控制器330可基于第五粗调代码位c_lpt[5]来生成使能信号en。当使能信号en转到高电平时，粗调环路电路310可保持相同的状态。在此情况下，精调环路电路320可开始进行操作。例如，因为第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]中的每个具有“0”值，所以粗调环路电路310可供应160ma的粗调电流i_lpt。精调环路电路320可响应于使能信号en进行操作。因为第一精调代码位c_spt[1]至第二十精调代码位c_spt[20]中的每个被设置为“0”，所以精调环路电路320可供应40ma的精调电流。根据本发明构思的示例性实施例的ldo稳压器121d可通过使用粗调环路电路310在大的电压范围内调整输出电压vout，并且可通过使用精调环路电路320来精细地调整输出电压vout。可通过根据本发明构思的示例性实施例的ldo稳压器121d，来快速并且精确地调整输出电压vout。图15是用于描述根据本发明构思的示例性实施例的图14的ldo稳压器的操作方法的流程图。参照图14和图15，ldo稳压器121d可包括：粗调环路电路310、精调环路电路320和数字控制器330。粗调环路电路310的粗调电流驱动器313可包括第一pmos晶体管m_lp1至第五pmos晶体管m_lp5。第一pmos晶体管m_lp1至第五pmos晶体管m_lp5中的每个可供应40ma的电流。精调环路电路320的精调电流驱动器323可包括第一pmos晶体管m_sp1至第二pmos晶体管m_sp20。第一pmos晶体管m_sp1至第二是pmos晶体管m_sp20可供应2ma的电流。ldo稳压器121d可不管负载电流il的波动如何，稳定地提供输出电压vout。步骤s110可以是稳定状态。在步骤s110中，精调环路电路320可提供20ma的负载电流il。ldo稳压器121可保持0.9v的输出电压。精调电流驱动器323的第一pmos晶体管m_sp1至第二十pmos晶体管m_sp20中的10个pmos晶体管可被导通。步骤s120可以是负载电流il暂时增大的负载转变状态。在步骤s120中，精调环路电路320可被关闭。粗调环路电路310可保持在开启状态。当负载电流il增大到200ma时，ldo稳压器121d的输出电压vout可变为低于0.9v。随着输出电压vout减小，被提供到粗调环路电路310的输入电压vin可减小。随着输入电压vin减小，第一粗调代码位c_lpt[1]至第五粗调代码位c_lpt[5]可依次被设置为“0”。在此情况下，粗调电流i_lpt可向着200ma增大。步骤s130可以是输出电压vout被调整的负载设置状态。在步骤s130中，数字控制器330可改变用于操作精调环路电路320的控制信号。数字控制器330可生成将被提供到精调环路电路320的移位寄存器322的重置信号rst。当重置信号rst被施加到移位寄存器322时，精调电流i_spt可以是0ma。此外，由于第五粗调代码位c_lpt[5]在该步骤(即，s130)切换，因此负载电流il可在160ma与200ma之间变化。随着负载电流il变化，输出电压vout可改变到大的电压范围。步骤s140可以是输出电压vout被精调细地调整的负载设置状态。在步骤s140中，数字控制器330可基于第一粗调代码位c_lpt[1]生成使能信号en。当使能信号en转到高电平时，粗调环路电路310可保持相同的状态。在该情况下，精调环路电路320可开始进行操作。粗调环路电路310可供应160ma的粗调电流i_lpt。精调环路电路320可响应于使能信号en供应40ma的精调电流i_spt。步骤s150可以是负载电路il转到200ma的稳定状态。根据本发明构思的示例性实施例的ldo稳压器可通过使用粗调环路电路在大的电压范围内调整输出电压，并且可通过使用精调环路电路来精细地调整输出电压。通过根据本发明构思的示例性实施例的ldo稳压器，可快速并且精确地调整输出电压vout。如上所述，根据本发明构思的示例性实施例的ldo稳压器可接收电源电压vdd，并且可调整输出电压vout。根据本发明构思的示例性实施例的ldo稳压器可不管负载电流il的波动如何，来稳定地提供输出电压vout。尽管已经参照其示例性实施例具体地示出并且描述了本发明构思，但是对本领域的技术人员将清楚的是，在不脱离由权利要求定义的本发明构思的精神和范围的情况下，可对其进行各种改变和修改。当前第1页12