一种加权电流反馈的低压差线性稳压器的制作方法

本实用新型涉及芯片电源技术领域，具体地讲，是涉及一种加权电流反馈的低压差线性稳压器。

背景技术：

低压差线性稳压器(LDO，low drop-out regulator)具有稳定性高，速度快，成本低，噪音小，静态电流低等优点被广泛应用于电源管理芯片设计。随着移动智能终端或手持设备不断地推陈出新，对LDO的稳定性、速度和功耗等性能提出了越来越高的要求。

传统的多级低压差线性稳压器通常由三级放大器，频率补偿电路，反馈回路和一个功率晶体管(调整管)构成。如图1所示。g_m1，g_m2，g_m3，g_mp表示相应级晶体管的跨导；C1，C2，Cp，R1，R2，Rp分别表示对应级等效输出寄生电容和输出电阻；Ro是包括了功率晶体管Mp的输出电阻和负载电阻的有效电阻；该结构会产生4个极点P_-3dB，P2，P3，Po。Po极点的大小与RoC_L乘积成反比，为了保证LDO的稳定性，CL需要较小；Ro与负载电流IL成反比，当I_L较大是，必须确保Ro较小，这就限制了负载电容和负载电流降的变化范围。

带电流负反馈的多级增益放大低压差线性稳压源电路结构与传统的多级低压差线性稳压器相比较，引入了NCF(Negative Current Feedback)模块，如图2所示。g_mf是NCF模块跨导。图2的电路结构中，R2设计的很高，Rp设计的较小，其大小主要由1/g_m决定。这样第三级电路可以动态地偏置，从而加速Vp的充放电。相对于传统的多级低压差线性稳压器，可以极大的改善LDO的速度。值得注意的是Cp和R2可能很大，这就使得CpRp和C2R2较大，根据Routh-Hurwitz稳定性判断准则，较大的时间常数CpRp和C2R2可能导致右半平面的极点，因而影响环路的稳定性。因此采用NFC技术来避免产生右半平面极点，增强环路的稳定性。NFC模块与Vp电压产生一个跨导电流g_mfVp反馈到N2节点，不仅增加第二级电路的偏置电流，而且与第三级电路构成电流负反馈回路。节点2的输出电阻将由R2降至R2f，同时导致C2R2f和LDO的环路增益都降低。因此在较宽的负载电容和负载电流变化范围内保障了LDO环路的稳定性。然而，LDO总增益的降低会牺牲一些稳压器输出电压的调节精度，而且NCF会降低N2节点的充放电速率，从而降低其瞬态速度。

技术实现要素：

为克服现有技术中的上述问题，本实用新型提供一种提高输出电压调节精度和瞬态响应速度的加权电流反馈的低压差线性稳压器。

为了实现上述目的，本实用新型采用的技术方案如下：

一种加权电流反馈的低压差线性稳压器，包括依次连接的第一级固定增益放大电路、两级可变增益级电路、功率晶体管Mp，连接于第一级固定增益放大电路输出端和功率晶体管Mp输出端的频率补偿电路，连接于功率晶体管Mp输出端的减小过冲模块，由功率晶体管Mp输出端向第一级固定增益放大电路输入端反馈的反馈回路，以及连接于功率晶体管Mp输出端与地之间并联的电阻R0和电容C_L，其中两级可变增益级电路由串联的第二级增益放大电路和第三级增益放大电路，以及和第三级增益放大电路并联的加权电流反馈电路WCF组成。

进一步地，所述加权电流反馈电路WCF由晶体管M3、M6、M7和电容C1组成，其中晶体管M3和M7栅极相互连接，并连接电容C1一端，电容C1另一端和M3、M7源极均接地，晶体管M3漏极连接于第二级增益放大电路输出端和第三级增益放大电路输入端之间，晶体管M6栅极与第三级增益放大电路连接，M6源极接入供电VDD，M6漏极连接M7漏极和栅极。

进一步地，所述第二级增益放大电路由漏极相连的晶体管M1和M2组成，晶体管M1栅极连接第一级固定增益放大电路输出端，M1源极接入供电VDD，晶体管M2栅极接入偏置电压V_B，M2源极接地，M1和M2的漏极与第三级增益放大电路连接。

进一步地，所述第三级增益放大电路由漏极相连的晶体管M4和M5，以及电阻R1组成，晶体管M5栅极连接晶体管M1漏极，M5源极接地，晶体管M4源极接入供电VDD，M4栅极连接M5漏极并连接晶体管M6栅极，电阻R1一端与M4漏极连接，另一端连接供电VDD。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型通过设置加权电流反馈电路，使LDO总增益更稳定，极小的静态电流，输出电压调节精准度更高，具有更快的瞬态速率，实现了可以应用于更大变化范围的负载电容和负载电流，其设计结构巧妙，整体构成较为简洁，成本较低，具有广泛的应用前景，适合推广应用。

附图说明

图1为现有技术中传统多级增益放大低压差线性稳压源的结构示意图。

图2为现有技术中带电流负反馈的多级增益放大低压差线性稳压源的结构示意图。

图3为本实用新型的电路原理图。

图4为本实用新型中两级可变增益级电路的原理框图。

图5为本实用新型-实施例中的LDO电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例

如图3至图5所示，该加权电流反馈的低压差线性稳压器，包括依次连接的第一级固定增益放大电路、两级可变增益级电路、功率晶体管Mp，连接于第一级固定增益放大电路输出端和功率晶体管Mp输出端的频率补偿电路，连接于功率晶体管Mp输出端的减小过冲模块，以及由功率晶体管Mp输出端向第一级固定增益放大电路输入端反馈的反馈回路，其中两级可变增益级电路由串联的第二级增益放大电路和第三级增益放大电路，以及和第三级增益放大电路并联的加权电流反馈电路WCF组成。

进一步地，所述加权电流反馈电路WCF由晶体管M3、M6、M7和电容C1组成，其中晶体管M3和M7栅极相互连接，并连接电容C1一端，电容C1另一端和M3、M7源极均接地，晶体管M3漏极连接于第二级增益放大电路输出端和第三级增益放大电路输入端之间，晶体管M6栅极与第三级增益放大电路连接，M6源极接入供电VDD，M6漏极连接M7漏极和栅极。所述第二级增益放大电路由漏极相连的晶体管M1和M2组成，晶体管M1栅极连接第一级固定增益放大电路输出端，M1源极接入供电VDD，晶体管M2栅极接入偏置电压V_B，M2源极接地，M1和M2的漏极与第三级增益放大电路连接。所述第三级增益放大电路由漏极相连的晶体管M4和M5，以及电阻R1组成，晶体管M5栅极连接晶体管M1漏极，M5源极接地，晶体管M4源极接入供电VDD，M4栅极连接M5漏极并连接晶体管M6栅极，电阻R1一端与M4漏极连接，另一端连接供电VDD。

其中参考电压Vref由带隙基准电路提供，第三级增益放大电路的输出阻抗为(1/g_m4//R1)，g_m4为晶体管M4的跨导，输出阻抗随I_L的增大而减小，这样当I_L变化的时候，负载提供了一个自适应偏置，从而提高了第三增益级的速度。

如图5所示，为一LDO的电路结构，其包括晶体管M1～M20，电阻R1和R2，电容C1和C_C，其中，晶体管M1～M6，电阻R1和电容C1的连接结构与图4所示相同，M8栅极连接M4栅极，M8漏极连接于输出端OUT，M8源极接入供电VDD，电阻R2一端连接输出端OUT，另一端接地；M9栅极连接M2栅极并连接偏置电流I_BIAS，M9源极接地，M9漏极与M10漏极连接并连接M1漏极，M10栅极连接M13栅极并连接M9栅极和漏极，M10源极连接M11漏极和M17漏极并连接电容C_C，电容C_C另一端连接输出端OUT，M11和M12栅极相互连接并连接M13和M14漏极，且M11和M12源极均接入供电VDD，M12漏极连接M13源极和M16漏极，M14栅极连接偏置电流I_BIAS；M14和M15源极接地，M15栅极连接偏置电流I_BIAS，M15漏极连接M16和M17源极，M16栅极连接供电V_FB，M17栅极连接供电Vref；M18和M20栅极相互连接并连接偏置电流I_BIAS，其源极均接地，其漏极也均连接偏置电流I_BIAS；M19栅极和漏极连接M18漏极，M19源极接入供电VDD。

上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。