使用时控放大器的超低电力带隙参考的制作方法

本发明一般来说涉及带隙参考，且更特定来说，涉及用于使用时控放大器来操作超低电力带隙参考的方法及设备。

背景技术：

带隙参考是不管温度、电力供应及/或输出负载的变化如何而产生恒定电压的电路。带隙参考电路包含用以产生恒定电压的有源及无源组件。在一些实例性中，带隙参考电路包含运算放大器。带隙参考电路用于各种各样的电子应用(例如能量采集装置、可穿戴式装置及/或硬币形电池操作的装置)中。在此类装置中，期望低电力消耗来确保最佳可能电池寿命。

技术实现要素：

本文中所揭示的实例提供使用时控放大器(clk-amp)的超低电力带隙参考。一种实例性设备包含：时控比较器，其用以在时钟信号进行脉冲调节时将第一电压与第二电压进行比较且基于所述比较而输出比较信号，所述比较信号(a)在所述第一电压高于所述第二电压时为第一信号且(b)在所述第一电压低于所述第二电压时为第二信号。所述实例性设备进一步包含单稳态触发器(monoshot)，所述单稳态触发器用以：当所述比较信号为第一信号时，输出第一脉冲；及当所述比较信号为第二信号时，输出第二脉冲。所述实例性设备进一步包含充电泵，所述充电泵用以：当所述单稳态触发器输出所述第一脉冲时，增加输出电压；当所述单稳态触发器输出所述第二脉冲时，降低所述输出电压；及当所述单稳态触发器未输出脉冲时，保持所述输出电压。

附图说明

图1a及1b是实例性时控放大器的图解说明及展示与实例性时控放大器相关联的信号的图。

图2是图1的实例性时控放大器的框图。

图3a及3b是图1的实例性时控放大器的替代框图。

图4是图3a的电压差/时间差转换器的实例性电路实施方案。

图5是图3b的电压差/时间差转换器的实例性电路实施方案。

图6是表示可被执行以实施图2的实例性时控放大器以基于时钟信号而放大两个输入之间的差的实例性机器可读指令的流程图。

图7是表示可被执行以实施图3a及3b的实例性时控放大器以基于时钟信号而放大两个输入之间的差的实例性机器可读指令的流程图。

图8是使用图1、2、3a及3b的实例性时控放大器的实例性带隙参考。

图9是使用图1、3a及3b的实例性时控放大器的实例性带隙参考。

图10是经结构化以执行图6的实例性机器可读指令以控制图1及2的实例性时控放大器的处理器平台的框图。

图11是经结构化以执行图7的实例性机器可读指令以控制图1、3a及3b的实例性时控放大器的处理器平台的框图。

各图未按比例。尽可能地，将贯穿图式及所附书面描述使用相同参考编号来指代相同或相似部件。

具体实施方式

带隙参考是广泛用于许多电子装置中以产生相对于电力供应、温度及/或负载的变化而不变的固定电压的电路。带隙参考包含带隙核心，所述带隙核心包含有源(例如，晶体管及运算放大器)及无源组件(例如，电阻器及电容器)两者以产生固定电压。随着能量采集装置、可穿戴式电子装置及硬币形电池操作的装置越来越受欢迎，对超低电力带隙参考(例如，汲取少于10纳安(na))的需求已变为高度期望的。

用于通过带隙参考而减少电流汲取的常规技术包含使带隙参考的有源组件进行工作循环。此类常规技术包含接通带隙核心达对应于带隙核心的运算放大器使带隙核心输出电压稳定所需要的时间量的预定时间量(例如，ton)、等待直到带隙核心输出电压已稳定为止、对输出电压进行取样、关断带隙核心且进行重复。举例来说，如果带隙参考汲取10微安(ua)的电流(例如，作用电流)，带隙核心的稳定时间(ton)为10微秒，且工作循环在1千赫下为1％，那么10ua作用电流可被减少到平均100na。降低稳定时间会减少所汲取的平均电流。然而，此类常规技术的稳定时间由带隙核心中的运算放大器的限制进行限制。本文中所揭示的实例描述在已移除对时控运算放大器进行供应的电力之后能够保持输出的时控运算放大器(例如，离散时间放大器或clk-amp)。以此方式，可紧接在接收到电力之后对带隙核心进行取样而无需等待常规运算放大器稳定在一输出上。所揭示时控运算放大器可实施于带隙参考中以将从带隙参考汲取的电流减少到平均3na，从而提供比常规带隙参考的电力效率高出33.3倍的带隙参考。

本文中所描述的实例揭示时控运算放大器，所述时控运算放大器基于时钟脉冲(例如，时钟脉冲的边缘)而对两个输入(例如，非反相输入及反相输入)进行取样且保持样本(例如，经由电容器)直到接收到下一时钟脉冲为止。在本文中所揭示的一些实例中，时控运算放大器包含用以在时钟信号进行脉冲调节时对两个输入进行比较的时控比较器。实例性时控比较器的输出用于控制可选择单稳态触发器电路，所述可选择单稳态触发器电路控制充电泵。充电泵利用电源、接地电压及电容器(例如，能量存储元件)来增加、降低或维持输出电压。充电泵的输出对应于数字运算放大器输出，如结合图1a所进一步描述。

在本文中所揭示的一些实例中，时控运算放大器包含差分电压/差分时间电路，所述差分电压/差分时间电路用以通过输出时间上分离的两个脉冲(例如，每一脉冲的延迟量对应于对应的输入电压)而将两个输入(例如，负的及非反相输入)之间的电压差分转换为时间差分。以此方式，随着两个输入之间的差增加，两个脉冲之间的延迟量增加。将两个经延迟脉冲发射到相位频率检测器电路，所述相位频率检测器电路基于两个延迟之间的差而控制充电泵。充电泵利用电源、接地电压及电容器(例如，能量存储元件)来增加、降低或维持输出电压。充电泵的输出对应于数字运算放大器输出，如结合图1a所进一步描述。使用本文中所揭示的实例，时控运算放大器提供带宽为可变的(例如，通过调整时钟频率)无限dc增益。另外，本文中所揭示的时控运算放大器不需要偏置电流(例如，电力消耗是时钟速度的函数)，借此与常规运算放大器相比提供商值电力的减小。虽然本文中所揭示的实例在带隙参考中利用所揭示实例性时控放大器。但实例性时控放大器可用于其中使用常规运算放大器的各种电路(例如，电力转换器、线性调节器、线性压差(dropout)线性调节器、电流参考产生电路等)中。

图1a图解说明本文中所揭示的实例性时控运算放大器100，所述实例性时控运算放大器用以基于时钟信号而输出比两个输入端子之间的电位差大a倍的电位，其中a对应于时控运算放大器100的增益。实例性时控运算放大器100包含实例性非反相输入102、实例性反相输入104、实例性时钟输入106及实例性输出108。

图1a的实例性时控运算放大器100在实例性非反相输入102处接收第一信号、在实例性反相输入104处接收第二信号且在实例性时钟输入106处接收时钟信号。实例性时控运算放大器100基于实例性时钟输入106处的时钟边缘而计算非反相输入102处的第一信号与反相输入104处的第二信号之间的差(例如，比较)。举例来说，时控运算放大器100可基于时钟信号的边缘及/或基于时钟信号的任何区别点而在时钟信号为高(例如，高于阈值电压)时计算所述差。实例性时控运算放大器100放大所述差且在实例性输出108处输出经放大差。另外，实例性时控运算放大器100存储所计算差直到接收到后续时钟脉冲为止。以此方式，实例性时控运算放大器100保持实例性输出108直到接收到后续时钟脉冲为止，如图1b中所进一步描述及图解说明。

图1b图解说明显示图1a的实例性时控运算放大器100的实例性操作的图。图1b的实例性图包含图1a的实例性非反相输入102处的信号、实例性反相输入104处的信号、实例性时钟输入106处的信号以及实例性输出108。在图1b的所图解说明实例中，实例性非反相输入102处的信号为矩形脉冲电压，实例性反相输出104处的信号为参考电压(例如，接地)，且实例性时钟输入106处的信号为一系列等距电压脉冲。替代地，实例性非反相输入102处的信号、实例性反相输入104处的信号及/或实例性时钟输入106处的信号可为任何类型的信号。

如图1b的所图解说明实例中所展示，当实例性非反相输入102处的信号提升到高于实例性反相输入104处的信号(例如，区带1)时，实例性时控运算放大器100通过在实例性时钟106的每一正边缘处在实例性输出108上添加小电荷包而增加实例性输出108(例如，充电)以产生实例性输出108。在已添加小电荷包之后，实例性放大器100保持输出108直到在实例性时钟输入106处接收到后续时钟边缘(例如，区带2)为止。当实例性输出108已稳定于最大值上(例如，已被完全充电)时，实例性输出108为实例性非反相输入102处的信号与实例性反相输入104处的信号之间的由某一增益a放大的差。当实例性非反相输入102处的信号变为低于实例性反相输入104处的信号(例如，区带3)时，实例性时控运算放大器100通过在实例性时钟106的每一正边缘处移除实例性输出108上的电荷包而降低实例性输出108(例如，放电)以产生实例性输出108。当实例性非反相输入102处的信号大体上类似于实例性反相输入104处的信号(例如，区带4)时，实例性放大器100将实例性输出108保持处于大体上稳定电压。

图2是本文中所揭示的图1a的实例性时控运算放大器100的实例性框图，所述实例性时控运算放大器用以基于时钟信号而输出比两个输入端子之间的电位差大a倍的电位，其中a对应于时控运算放大器100的增益。实例性时控运算放大器100包含图1a的实例性非反相输入102、实例性反相输入104、实例性时钟输入106及实例性输出108。实例性时控运算放大器100进一步包含实例性时控比较器200、实例性可选择单稳态触发器产生器202、实例性充电泵204、实例性时控比较器输出206、实例性低脉冲产生器208、第一实例性单稳态触发器输出209、实例性高脉冲产生器210、第二实例性单稳态触发器输出211、实例性p沟道金属氧化物晶体管(pmos)212、实例性n沟道金属氧化物晶体管(nmos)214、实例性电阻器216及实例性输出电容器218。

图2的实例性时控比较器200基于实例性时钟106处的信号而将实例性非反相输入102的电压及/或电流与实例性反相输入104的电压及/或电流进行比较且输出实例性时控比较器输出206。实例性时控比较器200在非反相输入102高于反相输入104时输出第一电压(例如，3伏特(v))，且在非反相输入102低于反相输入104时输出第二电压(例如，0v)。实例性时控比较器200仅在实例性时钟输入106为作用时(例如，在实例性时钟106为高时或基于实例性时钟106的上升及/或下降边缘)对输入102、104进行比较。接着当实例性时钟输入106并非作用时，实例性时控比较器200不对输入102、104进行比较。实例性时控比较器200将实例性时控比较器输出206发射到实例性可选择单稳态触发器产生器202。

图2的实例性可选择单稳态触发器产生器202接收实例性时控比较器输出206且在实例性时钟输入106为作用时基于实例性时控比较器输出206而产生单个脉冲(例如，高脉冲或低脉冲)。实例性可选择单稳态触发器产生器202包含实例性低脉冲产生器208及实例性高脉冲产生器210。实例性低脉冲产生器208输出高电压直到(a)实例性时控比较器输出206变为第一电压(例如，高电压)且(b)实例性时钟输入106为作用为止。当(a)实例性时控比较器输出206变为第一电压且(b)实例性时钟输入106为作用时，实例性低脉冲产生器208输出低脉冲(例如，在预定持续时间内从高电压脉冲调节到低电压)。低脉冲作为第一实例性单稳态触发器输出209而发射。实例性高脉冲产生器210输出低电压直到(a)实例性时控比较器输出206变为第二电压(例如，低电压)且(b)实例性时钟输入106为作用为止。当(a)实例性时控比较器输出206变为第二电压且(b)实例性时钟输入106为作用时，实例性高脉冲产生器210输出高脉冲(例如，在预定时间量内从低电压脉冲调节到高电压)。高脉冲作为第二实例性单稳态触发器输出211而发射。当实例性时钟输入106并非作用时，实例性低脉冲产生器208对第一实例性单稳态触发器输出209维持高电压且实例性高脉冲产生器210对第二实例性单稳态触发器输出211维持低电压。第一实例性单稳态触发器输出209及实例性高脉冲输出211控制实例性充电泵204。

图2的实例性充电泵204为基于来自实例性可选择单稳态触发器产生器202的第一实例性单稳态触发器输出209及/或实例性高脉冲输出211而产生实例性输出108的三态充电泵环路滤波器。三个状态包含充电状态(例如，增加实例性输出108)、放电状态(例如，降低实例性输出108)及中性状态(例如，维持实例性输出108)。在充电状态期间，启用实例性pmos212且停用实例性nmos214，从而致使实例性电压源vdd经由实例性电阻器216对实例性电容器218进行充电。对实例性电容器218进行充电导致电压差分，借此致使实例性输出108增加。在放电状态期间，停用实例性pmos212且启用实例性nmos，从而致使存储于实例性电容器218中的电压经由实例性电阻器216放电到接地。对实例性电容器218进行放电降低电压差分，从而致使实例性输出108降低。在中性状态中，停用实例性pmos212及实例性nmos214，从而致使实例性电容器218维持输出电压108(例如，保持实例性输出电压108大体上稳定)。虽然将所图解说明电容器218连接到接地(例如，实例性电容器218的底部端子)，但可基于如何利用实例性时控放大器100而将实例性电容器218连接到任何直流(dc)电压电平。

在操作中，图2的实例性充电泵204初始化为中性状态，其中实例性电容器218将实例性输出电压108保持处于所存储的电压量。当激活实例性时钟输入106(例如，基于时钟边缘及/或时钟输入106为高电压)时，实例性时控比较器200将实例性非反相输入102处的信号与实例性反相输入104处的信号进行比较。当实例性非反相输入102处的信号高于实例性反相输入104处的信号时，实例性时控比较器200输出实例性时控比较器输出206作为高电压。当实例性非反相输入102处的信号低于实例性反相输入104处的信号时，实例性时控比较器200输出实例性时控比较器输出206作为低电压。实例性时控比较器输出206被发射到实例性可选择单稳态触发器产生器202。

当图2的实例性时控比较器输出206为高电压时，实例性低电压脉冲产生器208在第一实例性单稳态触发器输出209上产生低电压脉冲。当实例性时控比较器输出206为低电压时，实例性高电压脉冲产生器210在第二实例性单稳态触发器输出211上产生高电压脉冲。当第一实例性单稳态触发器输出209脉冲调节为低时，启用实例性充电泵204的实例性pmos212，从而致使电压源vdd对实例性电容器218进行充电。如上文所描述，对实例性电容器218进行充电致使实例性输出电压108增加。当第二实例性单稳态触发器输出211脉冲调节为高时，启用实例性充电泵204的实例性nmos214，从而致使实例性电容器218放电到接地。如上文所描述，对实例性电容器218进行放电致使实例性输出电压108降低。当实例性时钟输入106为非作用时，既不启用实例性pmos212也不启用实例性nmos214，从而致使实例性电容器218上的电荷得以保持，借此致使实例性输出108保持大体上固定。

图3a及3b是本文中所揭示的图1a的实例性时控运算放大器100的替代实例性框图，所述实例性时控运算放大器用以基于时钟信号而输出比两个输入端子之间的电位差大a倍的电位，其中a对应于时控运算放大器100的增益。图3a及3b的实例性时控运算放大器100包含图1a的实例性非反相输入102、实例性反相输入104、实例性时钟输入106及实例性输出108。图3a的实例性时控运算放大器100进一步包含实例性电压差/时间差(vdtd)转换器300、实例性相位频率检测器302、实例性充电泵304、第一实例性电压/时间(vt)输出306、第二实例性vt输出308、第一实例性相位频率输出310、第二实例性相位频率输出311、实例性pmos312、实例性nmos314、实例性电阻器316及实例性输出电容器318。图3b的实例性时控运算放大器100进一步包含图3a的实例性相位频率检测器302、实例性充电泵304、第一实例性vt输出306、第二实例性vt输出308、第一实例性相位频率输出310、第二实例性相位频率输出311、实例性pmos312、实例性nmos314、实例性电阻器316、实例性输出电容器318，实例性vdtd转换器320以及实例性偏置电压(vbias)322。

图3a的实例性vdtd转换器300接收实例性非反相电压输入102且在实例性时钟输入106为作用时基于实例性非反相电压输入102处的电压量而在第一实例性vt输出306上输出脉冲。所述脉冲包含对应于实例性非反相输入102处的电压的延迟。举例来说，如果实例性非反相电压输入102处的实例性电压为高的，那么与实例性非反相电压输入102处的低电压相比，对应于第一实例性vt输出306的脉冲的实例性延迟将相对短。另外，实例性vdtd转换器300在实例性反相输入104处接收电压且基于实例性反相输入104处的电压量而在第二实例性vt输出308上输出脉冲。所述脉冲包含对应于实例性反相输入104处的电压的延迟。举例来说，如果实例性反相输入104的电压为高的，那么与实例性反相输入104处的低电压相比，对应于第二实例性vt输出308的脉冲的实例性延迟将相对短。以此方式，第一实例性vt输出306及第二vt输出308将在对应于实例性非反相电压输入102处的第一电压与实例性反相输入104处的第二电压之间的差的不同时间进行脉冲调节。结合图4进一步描述及图解说明vdtd转换器300的实例性硬件实施方案。

图3a及3b的实例性相位频率检测器302从实例性vdtd转换器300接收第一vt输出306及第二vt输出308且基于第一实例性vt输出306与第二实例性vt输出308的延迟差而在第一实例性相位频率输出310处输出低脉冲或在第二实例性相位频率输出311处输出高脉冲。将第一实例性相位频率输出310初始化为高电压且将第二实例性相位频率输出311初始化为低电压。然而，可将第一实例性频率输出310及第二实例性频率输出311初始化为任何电压。当第一实例性vt输出306在第二实例性vt输出308之前发生时，第一实例性频率输出310被脉冲调节为低(例如，从初始高电压)。第一实例性vt输出306与第二实例性vt输出308之间的差越大，低脉冲越长(例如，低脉冲越宽)。举例来说，当所述差为10纳秒时，第一实例性相位频率输出310可被低脉冲调节达3纳秒且当所述差为5纳秒时，第一实例性相位频率输出310可被低脉冲调节达1纳秒。另外，当第一实例性vt输出306在第二实例性vt输出308之后发生时，第二实例性频率输出311被脉冲调节为高(例如，从初始低电压)。第一实例性vt输出306与第二实例性vt输出308之间的差越大，高脉冲越长(例如，高脉冲越宽)。

图3a及3b的实例性充电泵304为基于来自实例性相位频率检测器302的第一相位频率输出310及/或第二相位频率输出311而产生实例性输出108的三态充电泵环路滤波器。如先前结合图2所描述，三个状态包含充电状态(例如，增加实例性输出108)、放电状态(例如，降低实例性输出108)及中性状态(例如，维持实例性输出108)。第一实例性相位频率输出310的低脉冲启用实例性pmos312(对应于充电状态(例如，实例性输出108的增加))，第二实例性相位频率输出311的高脉冲启用实例性nmos314(对应于放电状态(例如，降低实例性输出108))，且在任一频率输出310、311上无脉冲时停用晶体管312、314两者(对应于处于中性状态(例如，维持实例性输出108)的稳定电容器318)。虽然将所图解说明电容器318连接到接地(例如，实例性电容器318的底部端子)，但可基于如何利用实例性时控放大器100而将实例性电容器318连接到任何直流(dc)电压电平。

图3b的实例性vdtd转换器320是包含用于控制实例性vdtd转换器320的电流源的实例性vbias322的额外输入的替代实例。实例性vdtd转换器320可接收实例性vbias322以控制实例性vdtd转换器320内的电流源以确定对应于实例性输入102、104处的电压差分的时间差分。结合图5进一步描述及图解说明vdtd转换器320的实例性硬件实施方案。

图4是图3a的实例性vdtd转换器300的实例性硬件实施方案。实例性vdtd转换器300包含图3a的实例性非反相输入102、实例性反相输入104、实例性时钟输入106、第一实例性vt输出306及第二实例性vt输出308。图4的实例性vdtd转换器300进一步包含第一实例性转换器半体(half)400、第二实例性转换器半体401、第一实例性pmos402、实例性时控nmos403、第一实例性节点404、第一实例性电容器406、第一实例性nmos408、第一实例性反相器410、第二实例性pmos411、第二实例性电容器412、实例性时控nmos413、第二实例性节点414、第二实例性nmos416及第二实例性反相器418。如上文结合图3所描述，实例性vdtd转换器300的第一转换器半体400在实例性vt输出306上输出第一脉冲且实例性vdtd转换器300的第二转换器半体401在实例性vt输出308上输出第二脉冲。第一脉冲与第二脉冲之间的时间差直接对应于非反相输入102与反相输入104处的电压差。

图4的第一实例性转换器半体400在实例性非反相输入102处接收电压且在第一实例性vt输出306处输出经延迟脉冲。延迟量对应于非反相输入102处的电压量。第一实例性转换器半体400包含实例性pmos晶体管402，所述实例性pmos晶体管的栅极耦合到实例性时钟输入106。当实例性时钟输入106为低时，启用实例性pmos晶体管402且停用实例性时控nmos403，从而致使电压源vdd对实例性电容器406进行充电，以致使实例性节点404增加到第一电压(例如，高电压)。实例性节点404处的电压经延迟且由实例性反相器410反相(例如，到低电压)。经延迟反相的电压对应于第一实例性vt输出306。虽然在图4的所图解说明实例中，存在三个反相器，但可存在任何数目个反相器。当实例性时钟输入106变为高电压时，停用实例性pmos402，启用实例性时控nmos403，且实例性非反相输入102启用实例性nmos408，借此致使实例性电容器406放电。实例性电容器406的放电致使实例性节点404处的电压下降，借此增加第一实例性vt输出306。实例性非反相输入102处的电压越大，实例性电容器406放电越快。因此，实例性非反相输入102处的电压越高，第一实例性vt输出306越快地脉冲调节到高电压(例如，延迟越短)。同样，实例性非反相输入102处的电压越低，第一实例性vt输出306越慢地脉冲调节到高电压(例如，延迟越长)。

图4的第二实例性转换器半体401大体上类似于第一实例性转换器半体400。唯一差异在于第二实例性转换器半体401在反相输入104处接收电压。举例来说，第二实例性pmos411、第二实例性电容器412、实例性时控nmos413、第二实例性nmos416及第二实例性反相器418的性质(例如，电容、阻抗、电感等)大体上类似于第一实例性pmos402、第一实例性电容器406、第一实例性nmos408及第一实例性反相器410，使得当实例性非反相输入102处的电压及实例性反相输入104处的电压为相同电压时，对应于第一实例性vt输出306及第二实例性vt输出308的延迟为相同的。以此方式，当实例性非反相输入102及实例性反相输入104处的电压不同时，实例性vt输出306、308的延迟差准确地对应于输入电压差。实例性vdtd300的增益(a)等效于下文所展示的方程式1：

其中c为实例性电容器406的电容、gmn为实例性nmos408的跨导、vtrip为实例性反相器410、418中的一者的跳变点(trippoint)且ibias为实例性pmos402与实例性nmos408之间的偏置电流。ibias为实例性输入102、104的共模电压的函数。

图5是图3b的实例性vdtd转换器320的实例性硬件实施方案。实例性vdtd转换器320包含图3b的实例性非反相输入102、实例性反相输入104、实例性时钟输入106、实例性输出108、第一实例性vt输出306、第二实例性vt输出308及实例性v偏置322。图5的实例性vdtd转换器320进一步包含实例性电流源500、实例性反相器501、实例性pmos502a、502b、505、实例性nmos504a、504b、实例性缓冲器506、508及实例性电容器510、512。如上文结合图3b所描述，可在反馈偏置为必要时使用实例性vdtd转换器320。

当图5的实例性时钟输入106为高时，实例性反相器501将时钟输入106反相为低电压，借此启用实例性pmos505且停用实例性nmos晶体管504a、504b。实例性电流源500基于实例性vbias322而将电流(例如，ibias)供应到实例性pmos晶体管502a、502b的源。当电流源500提供电流时，电流在pmos晶体管502a、502b当中进行分割。如果非反相输入102处的电压与反相输入104处的电压相同，那么电流将被均匀地分割。如果非反相输入102处的电压高于反相输入104处的电压，那么流动穿过第一实例性pmos502a的电流将小于流动穿过第二实例性pmos502b的电流。如果非反相输入102处的电压低于反相输入104处的电压，那么流动穿过第二实例性pmos502b的电流将大于流动穿过第二实例性pmos502b的电流。

图5的实例性缓冲器506接收存储于第一实例性电容器510处的电压且实例性缓冲器508接收存储于第二实例性电容器512处的电压。实例性缓冲器506、508具有相同跳变点vtrip。跳变点是在被满足时改变实例性缓冲器506、508的输出的电压。举例来说，如果实例性缓冲器506的跳变点为1.3v，那么当实例性缓冲器506接收到大于或等于1.3v的电压时，实例性缓冲器506将输出高电压且当实例性缓冲器506接收到小于1.3v的电压时，实例性缓冲器506将输出低电压。实例性非反相输入102处的电压越高，当启用实例性pmos502a时跨越第一实例性电容器510的电压将越慢地增加(例如，这是因为穿过实例性pmos502a的实例性电流将降低)。因此，实例性非反相输入102处的电压越高，将越慢地达到跳变点，从而致使第二实例性vt输出308以较长延迟进行脉冲调节。类似地，实例性反相输入104处的电压越高，将越慢地达到第二实例性缓冲器508的跳变点，从而致使第一实例性vt输出306以较长延迟进行脉冲调节。因此，第一vt输出306及第二vt输出308的延迟将对应于实例性反相输入104及实例性非反相输入102处的电压。实例性vdtd320的增益等效于下文所展示的方程式2：

其中c为第一实例性电容器510的电容及第二实例性电容器512的电容、gmp为实例性pmos502a、502b的跨导、dv为实例性缓冲器506、508中的一者的跳变点且ibias为穿过实例性pmos502a、502b的偏置电流。当实例性时钟输入106变为低时，实例性反相器501输出高电压以停用实例性pmos505且启用实例性nmos504a、504b，从而允许实例性电容器512、510进行放电。

尽管在图2、3a及3b中图解说明实施图1的实例性时控运算放大器100的实例性方式，但图2、3a及3b中所图解说明的元件、过程及/或装置可被组合、划分、重新布置、省略、消除及/或以任何其它方式实施。进一步地，实例性时控比较器200、实例性可选择单稳态触发器202、实例性充电泵204、实例性vdtd转换器300、实例性相位频率检测器302、实例性充电泵304、实例性vdtd转换器320及/或更一般来说图2、3a及3b的实例性时控运算放大器100可通过硬件、机器可读指令、软件、固件及/或硬件、机器可读指令、软件及/或固件的任何组合而实施。因此，举例来说，实例性时控比较器200、实例性可选择单稳态触发器202、实例性充电泵204、实例性vdtd转换器300、实例性相位频率检测器302、实例性充电泵304、实例性vdtd转换器320及/或更一般来说图2、3a及3b的实例性时控运算放大器100中的任一者可通过模拟及/或数字电路、逻辑电路、可编程处理器、专用集成电路(asic)、可编程逻辑装置(pld)及/或现场可编程逻辑装置(fpld)而实施。当阅读本专利的设备或系统技术方案中的任一者以涵盖纯软件及/或固件实施方案时，实例性时控比较器200、实例性可选择单稳态触发器202、实例性充电泵204、实例性vdtd转换器300、实例性相位频率检测器302、实例性充电泵304、实例性vdtd转换器320及/或更一般来说图2、3a及3b的实例性时控运算放大器100中的至少一者据此明确地被定义为包含有形计算机可读存储装置或存储盘，例如存储软件及/或固件的存储器、数字多用盘(dvd)、光盘(cd)、蓝光光盘等。仍进一步地，图2、3a及3b的实例性时控运算放大器100包含除图2、3a及3b中所图解说明的元件、过程及/或装置之外或者替代所述元件、过程及/或装置的元件、过程及/或装置，及/或可包含所图解说明元件、过程及装置中的任何者或全部中的多于一者。

在图6中展示表示用于实施图2的实例性时控运算放大器100的实例性机器可读指令的流程图，且在图7中展示表示用于实施图3a及3b的实例性时控运算放大器100的实例性机器可读指令的流程图。在实例中，机器可读指令包括用于由处理器(例如下文结合图10及11所论述的实例性处理器平台1000、1100中所展示的处理器1012、1112)执行的程序。程序可体现于存储于有形计算机可读存储媒体(例如cd-rom、软盘、硬盘驱动器、数字多用盘(dvd)、蓝光光盘或与处理器1012、1112相关联的存储器)上的机器可读指令中，但整个程序及/或其部分可替代地由不同于处理器1012、1112及/或以固件或专用硬件体现的装置执行。进一步地，虽然参考图6及7中所图解说明的流程图描述实例性程序，但可替代使用实施图2、3a及3b的实例性时控运算放大器100的许多其它方法。举例来说，框的执行次序可被改变，及/或所描述的框中的某些框可被改变、消除或组合。

如上文所提及，可使用存储于有形计算机可读存储媒体(例如硬盘驱动器、快闪存储器、只读存储器(rom)、光盘(cd)、数字多用盘(dvd)、高速缓冲存储器、随机存取存储器(ram)及/或其中信息经存储达任何持续时间(例如，达经延长时间周期、永久地、用于简短实例、用于暂时缓冲及/或用于信息的高速缓存)的任何其它存储装置或存储盘)上的经编码指令(例如，计算机及/或机器可读指令)来实施图6及7的实例性过程。如本文中所使用，术语有形计算机可读存储媒体明确地被定义为包含任何类型的计算机可读存储装置及/或存储盘且排除传播信号并排除发射媒体。如本文中所使用，“有形计算机可读存储媒体”及“有形机器可读存储媒体”可互换地使用。另外或替代地，可使用存储于非暂时性计算机及/或机器可读媒体(例如硬盘驱动器、快闪存储器、只读存储器、光盘、数字多用盘、高速缓冲存储器、随机存取存储器及/或其中信息经存储达任何持续时间(例如，达经延长时间周期、永久地、用于简短实例、用于暂时缓冲及/或用于信息的高速缓存)的任何其它存储装置或存储盘)上的经编码指令(例如，计算机及/或机器可读指令)来实施图6及7的实例性过程。如本文中所使用，术语非暂时性计算机可读媒体明确地被定义为包含任何类型的计算机可读存储装置及/或存储盘且排除传播信号并排除发射媒体。如本文中所使用，当将短语“至少”用作在技术方案的导言中的过渡术语时，所述短语以与术语“包括”为开放式相同的方式为开放式的。

图6是表示实例性机器可读指令的实例性流程图600，所述实例性机器可读指令可由图2的实例性时控运算放大器100执行以基于时钟信号而输出比两个输入端子之间的电位差大a倍的电位。

在框602处，实例性时控比较器200及/或实例性可选择监测器产生器202在实例性时钟输入106处接收时钟脉冲。如上文结合图1所描述，时钟启用实例性时控运算放大器100的操作。举例来说，当实例性时钟输入106为高时或基于实例性时钟输入106的边缘(例如，上升或下降边缘)，启用实例性时控比较器200及/或实例性可选择单稳态触发器产生器202。在框604处，实例性时控比较器200在实例性非反相输入102处接收第一电压且在实例性反相输入104处接收第二电压。

在框606处，实例性时控比较器200确定第一电压是否大于第二电压。如果第一电压大于第二电压，那么实例性时控比较器200输出第一信号(例如，高电压)(框608)。如果第一电压不大于第二电压(例如，第二电压高于第一电压)，那么实例性时控比较器200输出第二信号(例如，低电压或接地)(框610)。以此方式，实例性时控比较器200识别是非反相输入102还是反相输入104为较大电压。

在框612处，实例性可选择单稳态触发器产生器202确定实例性时控比较器200的输出是否为第一信号(例如，高电压)。如上文所描述，高电压对应于实例性非反相输入102高于实例性反相输入104。如果实例性可选择单稳态触发器产生器202确定实例性时控比较器200的输出为第一信号，那么实例性可选择单稳态触发器产生器202对第一实例性单稳态触发器输出209进行低脉冲调节(框614)。在框616处，实例性充电泵204在低脉冲调节期间增加输出电压108且在过程针对后续时钟脉冲进行重复的同时经由实例性电容器218保持经增加输出电压108。如上文结合图2所描述，实例性充电泵204可通过在实例性pmos212被启用时对实例性电容器218进行充电并将供应电压vdd存储于所述实例性电容器中而增加并保持实例性输出电压108。

如果实例性可选择单稳态触发器产生器202确定实例性时控比较器200的输出并非第一信号(例如，输出为第二信号(低电压))，那么实例性可选择单稳态触发器产生器202对第二实例性单稳态触发器输出211进行高脉冲调节(框618)。在框620处，实例性充电泵204在高脉冲调节期间降低输出电压108且在过程针对后续时钟脉冲进行重复的同时保持经降低输出电压108。如上文结合图2所描述，实例性充电泵204可通过在实例性nmos214被启用时对实例性电容器218进行放电并将所述实例性电容器中的所存储电压消除而经由实例性电容器218降低并保持实例性输出电压108。

图7是表示实例性机器可读指令的实例性流程图700，所述实例性机器可读指令可由图3a及3b的实例性时控运算放大器100执行以基于时钟信号而输出比两个输入端子之间的电位差大a倍的电位。

在框702处，实例性vdtd转换器300、320在实例性时钟输入106处接收时钟脉冲。如上文结合图1所描述，时钟脉冲启用实例性时控运算放大器100的操作。举例来说，当时钟输入106为高时或基于实例性时钟输入106的边缘(例如，上升或下降边缘)，启用vdtd转换器300、320。在框704处，实例性vdtd转换器300、320在实例性非反相输入102处接收第一电压且在反相输入104处接收第二电压。

在框706处，实例性vdtd转换器300、320在实例性非反相输入102处输出对应于第一电压的第一经延迟信号(例如，第一实例性vt输出306)且在实例性反相输入104处输出对应于第二电压的第二经延迟信号(例如，第二实例性vt输出308)。如上文结合图3a及3b所描述，当第一电压大于第二电压时，对应于第一电压的延迟将小于对应于第二电压的延迟。另外，当第一电压小于第二电压时，对应于第一电压的延迟将大于对应于第二电压的延迟。

在框708处，实例性相位频率检测器302确定第一实例性经延迟信号是否在第二实例性经延迟信号之前发生。如上文所描述，经延迟信号(例如，第一实例性vt输出306及第二实例性vt输出308处)的延迟量对应于实例性输入102、104处的电压。如果实例性相位频率检测器302确定第一实例性经延迟信号在第二实例性经延迟信号之前发生，那么实例性相位频率检测器302基于第一经延迟信号与第二经延迟信号之间的差而对第一实例性相位频率输出310进行低脉冲调节(例如，从高电压)(框710)。举例来说，当第一经延迟信号与第二经延迟信号之间的差较大时，实例性相位频率检测器302对第一实例性相位频率输出310进行低脉冲调节达较长时间。在框712处，实例性充电泵304在低脉冲调节期间增加实例性输出108且在过程针对后续时钟脉冲进行重复的同时保持经增加输出电压108。实例性充电泵304可通过在实例性pmos312被启用时对实例性输出电容器318进行充电并将供应电压vdd存储于所述实例性输出电容器中而增加并保持实例性输出电压108。

如果实例性相位频率检测器302确定第一经延迟信号并非在第二经延迟信号之前发生，那么实例性相位频率检测器302基于第二经延迟信号与第一经延迟信号之间的差而对第二相位频率输出311进行高脉冲调节(框714)。在框716处，实例性充电泵304在高脉冲调节期间降低输出电压108且在过程针对后续时钟脉冲进行重复的同时保持经降低输出电压108。如上文结合图3a及3b所描述，实例性充电泵304可通过在实例性nmos314被启用时对实例性输出电容器318进行放电并将所述实例性输出电容器中的所存储电压消除而降低并保持实例性输出电压108。

图8是利用本文中所揭示的图1、2、3a及/或3b的实例性时控运算放大器100的实例性带隙参考800的电路结构，所述实例性带隙参考用以提供不随电力供应、温度及/或负载的变化而变化的固定电压。实例性带隙参考800包含实例性带隙核心801、实例性时钟信号802、实例性单稳态触发器产生器804、实例性ton信号806、实例性开关808、810、实例性经延迟时钟信号812、实例性pmos814、实例性参考电压(vref)816及实例性输出电容器818。

图8的实例性带隙核心801包含有源及无源组件，所述有源及无源组件包含用以产生实例性vref816的实例性时控运算放大器100及实例性pmos814。虽然以特定电路结构图解说明实例性带隙核心801，但实例性带隙核心801可使用任何带隙核心电路结构来结构化。实例性带隙核心801通过利用实例性时控运算放大器100来将实例性pmos814偏置(此致使实例性输出电容器818进行充电及/或放电以增加及/或降低实例性vref816)而产生实例性vref816。为降低由实例性带隙核心801汲取的电流量，利用工作循环开关方案来将实例性带隙核心801通电并每x秒对实例性vref816进行取样且在实例性vref816未被进行取样时将实例性带隙核心801断电。如上文所描述，由于在实例性经延迟时钟信号812未被进行脉冲调节时实例性时控运算放大器100保持其输出电压，因此实例性时控运算放大器100在工作循环时在从关断状态到接通状态的每一转变中需要比使用常规运算放大器的常规带隙核心显著少的时间来使输出电压稳定。

工作循环开关方案包含图8的实例性时控信号802、实例性单稳态触发器产生器804、实例性ton信号806及实例性开关808、810。实例性单稳态触发器产生器804基于实例性时钟信号802而在实例性ton信号806上产生脉冲。举例来说，单稳态触发器产生器804可基于实例性时控信号802的边缘(例如，上升及/或下降)而产生脉冲。实例性ton信号806的脉冲使实例性开关808闭合，此对实例性带隙核心801进行供电且对实例性输出电容器818进行充电及/或放电(例如，取决于实例性pmos814的状态)。另外，实例性时钟信号802经延迟并发射(例如，经由实例性经延迟时钟信号812)到实例性时控运算放大器100的时钟输入106(图1)以触发实例性时控运算放大器100的操作。实例性ton信号806进行脉冲调节足够长以使实例性vref816在实例性电容器818上被取样。在实例性vref816已被取样且实例性ton信号806的脉冲调节停止之后，实例性开关808、810断开，借此切断去往实例性带隙核心801的电力。虽然实例性带隙核心801保持在下一时钟循环之前未被供电，但实例性时控运算放大器100的输出的电压(例如，图1、2、3a及/或3b的实例性输出电压108)保持其值，这是因为输出电压108存储于图2、3a及/或3b的实例性电容器218、318中。如上文所描述，保持实例性输出电压108允许实例性带隙核心801在比具有常规运算放大器的常规带隙核心显著少的时间内稳定。在一些实例性中，由实例性时控运算放大器100输出的电压将并非完全稳定的(例如，电压可包含在平均值输出电压周围的电压纹波)。由于由实例性时控运算放大器100输出的电压可并非完全稳定的，因此栅极处的电压将并非完全稳定的，从而致使实例性vref816由于电压纹波而稍微变化。如下文结合图9进一步描述，可利用额外输出电容器来减少实例性vref816上的此类纹波。

图9是利用本文中所揭示的图1、2、3a及/或3b的实例性时控运算放大器100的实例性带隙参考900的实例性电路结构，所述实例性带隙参考用以提供不随电力供应、温度及/或负载的变化而变化的固定电压同时使实例性vref816上的纹波最小化。实例性带隙参考900包含图8的实例性带隙核心801、实例性时钟信号802、实例性单稳态触发器产生器804、实例性ton信号806、实例性开关808、810、实例性经延迟时钟信号812、实例性pmos814、实例性参考电压(vref)816及实例性输出电容器818。实例性带隙参考900进一步包含实例性反相器902、实例性开关904及滤波电容器906。

图9的实例性反相器902将实例性ton信号806(例如，实例性单稳态触发器804的输出)反相以控制实例性开关904。因此，每当实例性ton信号806为低电压时，实例性开关904激活实例性滤波电容器906。当实例性开关904闭合时(例如，当ton信号806为低电压时)，实例性滤波电容器906结合实例性输出电容器818一起形成滤波器，其中实例性输出电容器818像rc滤波器电路中的电阻器一样起作用。以此方式，实例性vref816上的任何纹波减少达对应于输出电容器818的电容与滤波电容器906的电容的比率。举例来说，如果实例性vref816上的纹波为10毫伏特(mv)，实例性输出电容器818的电容为10微微法拉(pf)，且实例性滤波电容器906的电容为250pf，那么纹波减少25倍(例如，10mv(10pf/250pf)＝0.4mv)。实例性滤波电容器906可为一个电容器或者并联地连接或以其它方式耦合的多个电容器。如果实例性滤波电容器906为并联的多个电容器，那么多个滤波电容器的电容等效于多个滤波电容器的电容的总和。在一些实例性中，可使用栅极到漏极电容消除技术来限制实例性开关808、810、904的电容。

在一些实例性中，基于最差情形泄漏角(corner)(例如，产生流动穿过vref816的最多泄漏电流的情况)而选择时钟信号802速率。泄漏电流为可致使实例性vref816稍微上升或下降到低于既定电压的不期望电流。对应于泄漏电流的电压上升/下降量为偏移电压。偏移电压为泄漏电流(例如，ilkg)、滤波电容器906与输出电容器818的电容之间的比率(例如，n)、时钟脉冲周期(例如，tclk)及输出电容器818的电容(例如，c)的函数，如下文方程式3中所展示：

voffset＝ilkg*tclk/c(方程式3)

在一些实例性中，时钟脉冲周期可经调整以限制由泄漏电流导致的voffset。

图10是能够执行图3的指令以实施图1及2的实例性时控运算放大器100的实例性处理器平台1000的框图。举例来说，处理器平台1000可为服务器、个人计算机、移动装置(例如，移动电话、智能电话、平板计算机(例如ipad^tm))、个人数字助理(pda)、因特网电器或任何其它类型的计算装置。

所图解说明实例的处理器平台1000包含处理器1012。所图解说明实例的处理器1012为硬件。举例来说，处理器1012可由来自任何所要族系或制造商的集成电路、逻辑电路、微处理器或控制器实施。

所图解说明实例的处理器1012包含本地存储器1013(例如，高速缓冲存储器)。图10的实例性处理器1012执行图3的指令来实施图2的实例性时控比较器200、实例性可选择单稳态触发器202及实例性充电泵204以实施实例性距离估计器116。所图解说明实例的处理器1012经由总线1018与包含易失性存储器1014及非易失性存储器1016的主要存储器进行通信。易失性存储器1014可由同步动态随机存取存储器(sdram)、动态随机存取存储器(dram)、rambus动态随机存取存储器(rdram)及/或任何其它类型的随机存取存储器装置实施。非易失性存储器1016可由快闪存储器及/或任何其它所要类型的存储器装置实施。对主要存储器1014、1016的存取由时钟控制器控制。

所图解说明实例的处理器平台1000还包含接口电路1020。接口电路1020可由任何类型的接口标准(例如以太网接口、通用串行总线(usb)及/或pci快速接口)实施。

在所图解说明实例中，一或多个输入装置1022连接到接口电路1020。输入装置1022准许用户将数据及命令输入到处理器1012中。举例来说，输入装置可由传感器、麦克风、相机(静态或视频)、键盘、按钮、鼠标、触摸屏、轨迹垫、轨迹球、等点鼠标(isopoint)及/或语音辨识系统实施。

一或多个输出装置1024还连接到所图解说明实例的接口电路1020。举例来说，输出装置1024可由显示装置(例如，发光二极管(led)、有机发光二极管(oled)、液晶显示器、阴极射线管显示器(crt)、触摸屏、触觉输出装置及/或扬声器)实施。因此，所图解说明实例的接口电路1020通常包含图形驱动器卡、图形驱动器芯片或图形驱动器处理器。

所图解说明实例的接口电路1020还包含用以促进经由网络1026(例如，以太网连接、数字订户线(dsl)、电话线、同轴电缆、蜂窝式电话系统等)与外部机器(例如，任何种类的计算装置)进行数据交换的通信装置(例如发射器、接收器、收发器、调制解调器及/或网络接口卡)。

所图解说明实例的处理器平台1000还包含用于存储软件及/或数据的一或多个大容量存储装置1028。此类大容量存储装置1028的实例包含软盘驱动器、硬盘驱动器、光盘驱动器、蓝光光盘驱动器、raid系统及数字多用盘(dvd)驱动器。

图6的经编码指令1032可存储于大容量存储装置1028中、易失性存储器1014中、非易失性存储器1016中及/或可装卸式有形计算机可读存储媒体(例如cd或dvd)上。

图11是能够执行图3的指令以实施图1及2的实例性时控运算放大器100的实例性处理器平台1100的框图。举例来说，处理器平台1100可为服务器、个人计算机、移动装置(例如，移动电话、智能电话、平板计算机(例如ipad^tm))、个人数字助理(pda)、因特网电器或任何其它类型的计算装置。

所图解说明实例的处理器平台1100包含处理器1112。所图解说明实例的处理器1112为硬件。举例来说，处理器1112可由来自任何所要族系或制造商的集成电路、逻辑电路、微处理器或控制器实施。

所图解说明实例的处理器1112包含本地存储器1113(例如，高速缓冲存储器)。图11的实例性处理器1112执行图3的指令来实施图2的实例性vdtd转换器300、实例性相位频率检测器302、实例性充电泵304及实例性vdtd转换器320以实施实例性距离估计器116。所图解说明实例的处理器1112经由总线1118与包含易失性存储器1114及非易失性存储器1116的主要存储器进行通信。易失性存储器1114可由同步动态随机存取存储器(sdram)、动态随机存取存储器(dram)、rambus动态随机存取存储器(rdram)及/或任何其它类型的随机存取存储器装置实施。非易失性存储器1116可由快闪存储器及/或任何其它所要类型的存储器装置实施。对主要存储器1114、1116的存取由时钟控制器控制。

所图解说明实例的处理器平台1100还包含接口电路1120。接口电路1120可由任何类型的接口标准(例如以太网接口、通用串行总线(usb)及/或pci快速接口)实施。

在所图解说明实例中，一或多个输入装置1122连接到接口电路1120。输入装置1122准许用户将数据及命令输入到处理器1112中。举例来说，输入装置可由传感器、麦克风、相机(静态或视频)、键盘、按钮、鼠标、触摸屏、轨迹垫、轨迹球、等点鼠标及/或语音辨识系统实施。

一或多个输出装置1124还连接到所图解说明实例的接口电路1120。举例来说，输出装置1124可由显示装置(例如，发光二极管(led)、有机发光二极管(oled)、液晶显示器、阴极射线管显示器(crt)、触摸屏、触觉输出装置及/或扬声器)实施。因此，所图解说明实例的接口电路1120通常包含图形驱动器卡、图形驱动器芯片或图形驱动器处理器。

所图解说明实例的接口电路1120还包含用以促进经由网络1126(例如，以太网连接、数字订户线(dsl)、电话线、同轴电缆、蜂窝式电话系统等)与外部机器(例如，任何种类的计算装置)进行数据交换的通信装置(例如发射器、接收器、收发器、调制解调器及/或网络接口卡)。

所图解说明实例的处理器平台1100还包含用于存储软件及/或数据的一或多个大容量存储装置1128。此类大容量存储装置1128的实例包含软盘驱动器、硬盘驱动器、光盘驱动器、蓝光光盘驱动器、raid系统及数字多用盘(dvd)驱动器。

图7的经编码指令1132可存储于大容量存储装置1128中、易失性存储器1114中、非易失性存储器1116中及/或可装卸式有形计算机可读存储媒体(例如cd或dvd)上。

依据前述内容，将了解，揭示提供使用时控放大器的超低电力带隙参考的上文所揭示方法、设备及制造物品。本文中所揭示的实例提供时控运算放大器，所述时控运算放大器在时钟边缘处对两个输入之间的经放大差进行取样且保持经放大差直到接收到后续时钟脉冲为止。本文中所揭示的实例在带隙参考中利用时控运算放大器来产生相对于温度变化、供应电压变化及/或负载变化而不变的参考电压。

常规技术在带隙参考中利用常规运算放大器。然而，此类常规技术需要在取样之前等待显著时间量以使带隙参考的带隙核心稳定，借此消耗较多电力。本文中所揭示的实例通过利用能够不管电力如何而保持输出的时控运算放大器来减轻此类问题。使用本文中所揭示的实例，超低电力带隙参考汲取平均比常规方法少超过30倍的电流。

虽然已在本文中描述特定实例性方法、设备及制造物品，但本专利的涵盖范围并不限于此。相反，本专利涵盖完全归属于本专利的权利要求书的范围内的所有方法、设备及制造物品。