偏置电路的制作方法
【技术领域】
[0001] 本发明涉及电路领域，尤其涉及一种偏置电路。
【背景技术】
[0002] 图1为基本的与电源电压无关的偏置电路，图1中（W/L)P表示P型晶体管的宽长 比，（W/L) N表示N型晶体管的宽长比。两个P型晶体管PMl和PM2连接形成电流镜，使得输 出电流和参考电流相等，即lout = Iref，两个栅极相连的N型晶体管匪1、匪2和电阻Rs确 定电流大小，其中N型晶体管匪2的宽长比为N型晶体管匪1的K倍，忽略MOS管的衬偏及 沟道调制效应，其电流方程为：
[0003]
[0004]
[0005]
[0006] 其中μ n为迀移率，c M为栅氧厚度，V thnJP V *2分别表示N型晶体管NM1、NM2的 阈值电压。由化简后的公式可知，电流大小就和电源电压无关了。实际中，由于沟道调制效 应，会造成节点A、B电压不相等，此时P型晶体管PMl和PM2并非完全相等的镜像关系，左 右支路电流存在一定差异，这种差异也会随着电源电压VDD的变化而变化。
[0007] 为了解决上述问题，现有的增强电流镜一致性及对电源电压噪声或波动抑制的一 种解决方法如图2所示，其加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善 了电源电压噪声或波动抑制偏置。
[0008] 然而，图2所示的电路结构虽然增强了电流镜一致性，但却增大了所需的电源供 电电压。具体说明如下：
[0009] 图1中电路对电源电压VDD的最小值要求为：
[0010] VGS,NM1+1 Vovjpmi I = 2*Vov+Vth^ VDD
[0011] 图2中为了保证所有的MOS管都处于饱和区，电源电压必须满足以下公式
[0012] VGS> NMi+VGSj NM3+1 Vov> pm3 I +1 Vov> PM11 VDD
[0013] 化简得到
[0014] 4Vov+2*Vth^ VDD
[0015] 从上面的公式得出结论，图2中电路的电源电压需要较大值，从而不适用于现代 纳米级工艺下集成电路设计。
【发明内容】
[0016] 为解决【背景技术】中的问题，本发明提供一种偏置电路，所述偏置电路包括：
[0017] 连接于电源电压和接地端之间的电流镜模块和电流确定模块，其中靠近所述电源 电压的为第一模块，靠近所述接地端的为第二模块；以及
[0018] 位于所述电流镜模块和电流确定模块之间的：
[0019] 第一 P型晶体管和第二P型晶体管，所述第一 P型晶体管和第二P型晶体管的源 极连接所述第一模块，栅极均连接至第一节点；
[0020] 第一 N型晶体管和第二N型晶体管，所述第一 N型晶体管和第二N型晶体管的栅 极均连接至第二节点，源极连接所述第二模块；所述第一 N型晶体管与所述第一 P型晶体管 具有公共漏极，所述第二P型晶体管与所述第二N型晶体管具有公共漏极；
[0021] 其中，所述第一模块连接所述第二P型晶体管和第二N型晶体管的公共漏级，所述 第一节点连接所述第二N型晶体管的源极，所述第二模块连接所述第一 N型晶体管与所述 第一 P型晶体管的公共漏级，所述第二节点连接第一 P型晶体管源极。
[0022] 可选的，所述第一模块为电流镜模块，第二模块为电流确定模块；
[0023] 所述电流镜模块包括第三P型晶体管和第四P型晶体管，所述第三P型晶体管和 第四P型晶体管的源极接电源电压，栅极均连接至第三节点，漏极分别连接所述第一 P型晶 体管和第二P型晶体管的源极；
[0024] 所述电流确定模块包括第三N型晶体管、第四N型晶体管和电阻，所述第三N型晶 体管和第四N型晶体管的栅极均连接第四节点，漏极分别连接所述第一 N型晶体管和第二 N型晶体管的源极，所述第三N型晶体管的源极连接所述接地端，所述第四N型晶体管的源 极通过所述电阻连接所述接地端。
[0025] 可选的，所述第三P型晶体管和第四P型晶体管规格相同。
[0026] 可选的，所述第四N型晶体管的宽长比是所述第三N型晶体管的宽长比的整数倍。
[0027] 可选的，所述第二模块为电流镜模块，第一模块为电流确定模块；
[0028] 所述电流镜模块包括第三N型晶体管和第四N型晶体管，所述第三N型晶体管和 第四N型晶体管的源极连接所述接地端，栅极均连接至第三节点，漏极分别连接所述第一 N 型晶体管和第二N型晶体管的源极；
[0029] 所述电流确定模块包括第三P型晶体管、第四P型晶体管和电阻，所述第三P型晶 体管和第四P型晶体管的栅极均连接第四节点，漏极分别连接所述第一 P型晶体管和第二 P型晶体管的源极，所述第四P型晶体管的源极连接所述电源电压，所述第三P型晶体管的 源极通过所述电阻连接所述电源电压。
[0030] 可选的，所述第三N型晶体管和第四N型晶体管规格相同。
[0031] 可选的，所述第三P型晶体管的宽长比是所述第四P型晶体管的宽长比的整数倍。
[0032] 可选的，所述偏置电路还包括启动电路，分别连接所述第三节点和第四节点。
[0033] 可选的，所述P型晶体管的衬底和源极相连。
[0034] 可选的，所述第一 P型晶体管和第二P型晶体管规格相同，所述第一 N型晶体管和 第二N型晶体管规格相同。
[0035] 可选的，所述第一 N型晶体管和第二N型晶体管、所述第一 P型晶体管和第二P型 晶体管形成堆叠式套筒共源共栅管。
[0036] 可选的，所述堆叠式套筒共源共栅管为内部低摆幅自偏置共源共栅管。
[0037] 本发明提供的偏置电路中，本发明提供的偏置电路在传统的与电源电压无关的偏 置电路基础上，加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压 噪声或波动抑制偏置。另外，P型晶体管PM3、PM4的栅极连在P型晶体管PM2和N型晶体 管匪2的公共漏端，P型晶体管PMl和PM2的栅极连在N型晶体管NM4漏端（也为P型晶体 管匪2的源端）；N型晶体管匪3、NM4栅极连在N型晶体管匪1和P型晶体管PMl的公共漏 端，N型晶体管匪1、匪2的栅极连在P型晶体管PM3漏端（也为P型晶体管PMl的源端）。 如此，与现有技术相比，栅极与漏极的连接均跨越一个晶体管，使得所述偏置电路在供电电 压较低值时仍能正常工作，而无需消耗额外的电流，节省了面积和功耗。
【附图说明】
[0038] 图1为现有技术中基本的与电源电压无关的偏置电路的结构示意图；
[0039] 图2为现有技术中加入了堆叠式套筒共源共栅管的基本的与电源电压无关的偏 置电路的结构示意图；
[0040] 图3为本发明实施例一所述偏置电路的结构示意图；
[0041] 图4为本发明实施例二所述偏置电路的结构示意图。
【具体实施方式】
[0042] 本发明提供了一种偏置电路，如图3和图4所示，包括：
[0043] 连接于电源电压和接地端之间的电流镜模块和电流确定模块，其中靠近所述电源 电压的为第一模块，靠近所述接地端的为第二模块；以及
[0044] 位于所述电流镜模块和电流确定模块之间的：
[0045] 第一 P型晶体管（PMl)和第二P型晶体管（PM2)，所述第一 P型晶体管和（PMl)第 二P型晶体管（PMl)的源极连接所述第一模块，栅极均连接至第一节点B ;
[0046] 第一 N型晶体管（匪1)和第二N型晶体管（匪2)，所述第一 N型晶体管（匪1)和第 二N型晶体管（匪2)的栅极均连接至第二节点C，源极连接所述第二模块；所述第一 N型晶 体管（NMl)与所述第一 P型晶体管（PMl)具有公共漏极，所述第二P型晶体管（PM2)与所 述第二N型晶体管（匪2)具有公共漏极；
[0047] 其中，所述第一模块连接所述第二P型晶体管（PM2)和第二N型晶体管的（匪2) 公共漏级，所述第一节点连接所述第二N型晶体管（NM2)的源极，所述第二模块连接所述第 一 N型晶体管（匪1)与所述第一 P型晶体管（PMl)的公共漏级，所述第二节点连接第一 P 型晶体管（PMl)源极。
[0048] 以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0049] 实施例一
[0050] 本实施例中第一模块为电流镜模块，第二模块为电流确定模块。如图3所示，电流 镜模块包括第三P型晶体管（PM3)和第四P型晶体管（PM4)，所述第三P型晶体管（PM3)和 第四P型晶体管（PM4)的源极接电源电压，栅极均连接至第三节点D，漏极分别连接所述第 一 P型晶体管（PMl)和第二P型晶体管（PM2)的源极；
[0051 ] 所述电流确定模块包括第三N型晶体管（NM3)、第四N型晶体管（NM4)和电阻，所 述第三N型晶体管（匪3)和第四N型晶体管（NM4)的栅极均连接第四节点A，漏极分别连接 所述第一 N型晶体管（匪1)和第二N型晶体管（匪2)的源极，所述第三N型晶体管（匪3) 的源极连接所述接地端，所述第四N型晶体管（NM4)的源极通过所述电阻连接所述接地端。
[0052] 在本实施例中，所述第一 P型晶体管和第二P型晶体管规格相同，所述第一 N型晶 体管和第二N型晶体管规格相同。P型晶体管PM3和PM4的规格相同，以形成电流镜；第四 N型晶体管（NM4)的宽长比是所述第三N型晶体管（匪3)的宽长比的整数倍。所述N型晶 体管匪1和匪2、P型晶体管PMl和PM2形成