一种电压缓冲器电路的制作方法
【技术领域】
[0001] 本发明设及集成电路技术领域，尤其是一种电压缓冲器电路。
【背景技术】
[0002] 随着无线通信、数字处理、数字雷达等应用系统的快速发展，人们对A/D转换器 (ADC)的速度、精度、功耗等指标提出了更高的要求。电压缓冲器通常为A/D转换器提供A/ D转换的参考电压，由于其有限的驱动能力引入了误差，影响了ADC的精度；由于缓冲器建 立和稳定需要一定的时间，运又限制了ADC的速度；另外为使缓冲器在驱动其他模块时，能 够快速建立并且稳定下来，缓冲器必须要足够大的摆率和带宽，运就迫使缓冲器需要有很 大的静态电流，运导致电压缓冲器电路占据了整个ADC很大的功耗。总之，电压缓冲器对 ADC的速度、精度、功耗有着直接的影响，因此一个快速响应并且稳定的高精度、低功耗的参 考电路系统对整个ADC的设计有着重要意义。
[0003] 传统的电压缓冲器电路由图1所示，通常由参考电压电路产生正端参考电压 和负端参考电压然后正、负端的参考电压和Vkw分别各自通过一个线性稳压电路 (LD0)缓冲输出。运种电路存在一些缺点：①电路的功耗高，正、负端的参考电压和Vt N分别缓冲输入需要两个LD0,运极大地增大了电路的功耗；②缓冲器的响应速度慢，LD0的 缓冲输出端的PM0S管为共源级的结构，其输出阻抗比较大，导致缓冲器响度速度慢；③缓 冲器输出存在非线性，当输出端的负载电流比较大时，缓冲器的输出端Vufp(或VuJ无法 保持紧跟输入端(或的参考电压，导致缓冲器存在非线性。
[0004] 对于上面电路的缺点，将图1中虚线框中的电路做了如图2所示的修改，正、负端 的参考电压和V通过一条公共支路缓冲输出VWP和VfW。。运种电路结构虽然克服了 图1中功耗高的缺点，但是却无法解决上面的提到的缺点②和③。
【发明内容】
[0005] 本发明要解决的技术问题是克服现有的缺陷，提供一种低功耗、高精度、快速响应 的电压缓冲器电路。
[0006] 为了解决上述技术问题，本发明提供了如下的技术方案：
[0007] 本发明一种电压缓冲器电路，包括第一缓冲器、第二缓冲器和浮动电流源Ifi。。,，第 一缓冲器的输入端与正的输入参考电压连接，第一缓冲器的输出端与浮动电流源Ifi。。， 的正端连接，作为电压缓冲器电路的正端输出Vwp;第二缓冲器的输入端与负的输入参考 电压连接，第二缓冲器的输出端与浮动电流源In。。,的负端连接，作为电压缓冲器电路 的负端输出Vref。。
[0008] 进一步地，第一缓冲器包括第一运算放大器Ai和第一NM0S管丽1，第一运算放大 器Ai和第一NM0S管MN1连接，构成第一负反馈回路；第二缓冲器包括第二运算放大器A2和 第一PM0S管MPi，第二运算放大器Az和第一PM0S管MP1连接，构成第二负反馈回路。
[0009] 进一步地，第一运算放大器Ai的同相输入端作为第一缓冲器的输入端，第一运算 放大器Ai的输出端与第一NMOS管丽1的栅极连接，第一NMOS管丽1的漏极接电源，第一NM0S管MNi的源极与第一运算放大器A1的反相输入端连接，作为第一缓冲器的输出端；第 二缓冲器包括第二运算放大器A2和第一PM0S管MP1，第二运算放大器A2的同相输入端作 为第二缓冲器的输入端，第二运算放大器A2的输出端与第一PM0S管MP1的栅极连接，第一 PM0S管MPi的漏极接地，第一PM0S管MP1的源极与第二运算放大器A2的反相输入端连接， 作为第二缓冲器的输出端。
[0010] 进一步地，第一缓冲器包括第一运算放大器Ai、第一NM0S管MNi、第一恒流源I。。和 第二PM0S管MP2,第一运算放大器Ai和第一NM0S管丽1连接，构成第一负反馈回路，第一 NM0S管MNi和第二PM0S管MP2连接，构成第S负反馈回路；第二缓冲器包括第二运算放大 器Az、第一PM0S管MPi、第二恒流源U和第二NM0S管丽2,第二运算放大器A2和第一PM0S 管MPi连接，构成第二负反馈回路，第一PM0S管MP1和第二NM0S管丽2连接，构成第四负反 馈回路。
[0011] 进一步地，第一运算放大器Ai的同相输入端作为第一缓冲器的输入端，第一运算 放大器Ai的输出端与第一NM0S管MN1的栅极连接，第一NM0S管MN1的漏极、第二PM0S管 MP2的栅极和第一恒流源Iup的负端连接，第一恒流源Iup的正端接电源，第二PM0S管MP2的 源极接电源，第二PM0S管MPz的漏极、第一NM0S管丽1的源极和第一运算放大器A1的反相 输入端连接，作为第一缓冲器的输出端；第二运算放大器A2的同相输入端作为第二缓冲器 的输入端，第二运算放大器Az的输出端与第一PM0S管MP1的栅极连接，第一PM0S管MP1的 漏极、第二NM0S管MN2的栅极和第二恒流源I的正端连接，第二恒流源IdJ勺负端接地，第 二NM0S管MNz的源极接地，第二NM0S管MN2的漏极、第一PM0S管MP1的源极与第二运算放 大器A2的反相输入端连接，作为第二缓冲器的输出端。
[0012] 本发明的有益效果：
[0013] 1、本发明通过一条公共支路缓冲输出VfWp和VfW。，降低了电压缓冲器电路的功耗； 同时在公共支路上采用浮动电流源作为缓冲器输出端的负载，使两个参考电压Vkp、Vkw的 输出点的电流可W灵活地流出或流进，即使在输出点有大电流负载时，电压缓冲器电路仍 然能够快速响应。
[0014] 2、本发明中的第一、二缓冲器均采用由M0S管构成的源跟随结构，通过推挽式输 出，降低输出点的输出阻抗，进一步提高了电压缓冲器电路的响应速度。
[0015] 3、本发明中第一、二缓冲器在源跟随结构的基础上引入了负反馈，进一步降低输 出点的输出阻抗，提高了电压缓冲器电路的响应速度，并且使电压缓冲器电路的正端输出 Vwp(或负端输出VuJ能够保持紧跟正的输入参考电压VtP(或负的输入参考电压，抑 审IJ电压缓冲器电路存在的非线性，提高了电压缓冲器电路的精度。
【附图说明】
[0016] 下面结合附图和实施例对本发明进一步说明。
[0017] 图1是传统的电压缓冲器电路原理图；
[0018] 图2是传统的电压缓冲器电路改进的原理图；
[0019] 图3是本发明一种电压缓冲器电路的原理图；
[0020] 图4是本发明实施例一的电压缓冲器电路的原理图；
[0021] 图5是本发明实施例二的电压缓冲器电路的原理图。
【具体实施方式】
[0022] 本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范 围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可W对 本发明进行改进和修饰，运些改进和修饰也落入本发明权利要求保护的范围内。
[002引如图3所示，本发明一种电压缓冲器电路，包括第一缓冲器1、第二缓冲器2和浮动 电流源Ifi。。,，第一缓冲器1的输入端与正的输入参考电压连接，第一缓冲器1的输出端 与浮动电流源Ifi。。,的正端连接，作为电压缓冲器电路的正端输出Vwp;第二缓冲器2的输 入端与负的输入参考电压连接，第二缓冲器2的输出端与浮动电流源Ifi。。,的负端连接， 作为电压缓冲器电路的负端输出Vw。。通过一条公共支路缓冲输出Vufp和VW。，降低了电 压缓冲器电路的功耗；同时在公共支路上采用浮动电流源Ifi。。,作为缓冲器输出端的负载， 使两个参考电压V^p、的输出点的电流可W灵活地流出或流进，即使在输出点有大电流 负载时，电压缓冲器电路仍然能够快速响应。 W24] 实施例一：
[00巧]如图4所示，第一缓冲器1包括第一运算放大器Ai和第一NM0S管MN1，第一运算放 大器Ai的同相输入端作为第一缓冲器1的输入端，第一运算放大器Ai的输出端与第一NM0S 管丽1的栅极连接，第一NM0S管丽1的漏极接电源，第一NM0S管丽1的源极、第一运算放大 器Ai的反相输入端和浮动电流源In。。,的正端连接（A点），作为电压缓冲器电路的正端输 出Vfpfp;第二缓冲器2包括第二运算放大器A2和第一PM0S管MP1，第二运算放大器Az的同 相输入端作为第二缓冲器2的输入端，第二运算放大器A2的输出端与第一PM0S管MP1的栅 极连接，第一PM0S管MPi的漏极接地，第一PM0S管MP1的源极、第二运算放大器A2的反相 输入端和浮动电流源Ifi。。,的负端连接度点），作为电压缓冲器电路的负端输出Vw。