一种1553b总线信息冗余电气控制系统的制作方法
【技术领域】
[0001]本发明涉及一种1553B总线信息冗余电气控制系统，属于电气控制技术领域。
【背景技术】
[0002]某型产品信息电气控制系统使用1553B总线通信，采用1553B总线A通道与B通道完全冗余特性进行设计，当A通道总线出现故障时，根据1553B总线协议规定，系统将立即获取B通道信息，利用1553B总线的B通道信息进行处理，该冗余模型有效提高系统的可靠性。而当信息电气控制系统的硬件、软件出现严重错误故障时，例如元器件的损坏或软件工作时序混乱时，导致A通道信息和B通道信息都同时出现故障，1553B冗余的特性难以保证信息处理系统可靠工作。
【发明内容】
[0003]为解决上述技术问题，本发明提供了一种1553B总线信息冗余电气控制系统，该1553B总线信息冗余电气控制系统能检测当前系统工作状态，采取硬件、软件全冗余设计技术，当其中主系统功能出现异常故障时，从系统提供正常控制信号。
[0004]本发明通过以下技术方案得以实现。
[0005]本发明提供的一种1553B总线信息冗余电气控制系统，包括主系统和从系统;所述主系统包括主电源转换电路、主FPGA处理器、主晶体振荡器、主电压转换电路、主光隔离电路、主总线控制器、主A通信变压耦合器、主B通信变压耦合器，所述从系统包括从电源转换电路、从FPGA处理器、从晶体振荡器、从电压转换电路、从光隔离电路、从总线控制器、从A通信变压耦合器、从B通信变压耦合器;主电源转换电路分别连接主FPGA处理器和主晶体振荡器，主FPGA处理器和主晶体振荡器相连接，主FPGA处理器连接至主电压转换电路输入端，主电压转换电路输出端分别连接主光隔离电路和主总线控制器的输入端，主总线控制器输出端分别连接主A通信变压耦合器和主B通信变压耦合器，主A通信变压耦合器和主B通信变压耦合器输出连接匹配的电气接口；从电源转换电路分别连接从FPGA处理器和从晶体振荡器，从FPGA处理器和从晶体振荡器相连接，从FPGA处理器连接至从电压转换电路输入端，从电压转换电路输出端分别连接从光隔离电路和从总线控制器的输入端，从总线控制器输出端分别连接从A通信变压耦合器和从B通信变压耦合器，从A通信变压耦合器和从B通信变压耦合器输出连接匹配的电气接口；主光隔离电路和从光隔离电路的输出端并联输出。
[0006]所述主电源转换电路和从电源转换电路分别接入5V电源，主电源转换电路向主FPGA处理器和主晶体振荡器输出供应3.3V电压，还向主FPGA处理器输出1.5V电压，从电源转换电路向从FPGA处理器和从晶体振荡器输出供应3.3V电压，还向从FPGA处理器输出1.5V电压;主FPGA处理器向主电压转换电路输出3.3V的TTL电平，主电压转换电路将3.3V的TTL电平转换为5V的TTL电平输出；从FPGA处理器向从电压转换电路输出3.3V的TTL电平，从电压转换电路将3.3V的TTL电平转换为5V的TTL电平输出；所述主光隔离电路和从光隔离电路还分别接有24V电压输入;所述主晶体振荡器向主FPGA处理器提供50MHz振荡频率，从晶体振荡器向从FPGA处理器提供50MHz振荡频率。
[0007]所述主FPGA处理器和从FPGA处理器为深圳国微公司的SMQ2V1000-FG256。
[0008]所述主配置存储器和从配置存储器为深圳国微公司的SMl 6PFSG48M。
[0009]所述主晶体振荡器和从晶体振荡器为辽阳鸿宇晶体器件厂ZA51EB3-50。
[0010]所述主电压转换电路和从电压转换电路为深圳国微公司的SM164245。
[0011]所述主光隔离电路和从光隔离电路为贵阳航天电器公司的JGW-3M或JGC-3036。
[0012]所述主总线控制器和从总线控制器为深圳国微公司的SM6150。
[0013]所述主A通信变压耦合器、主B通信变压耦合器、从A通信变压耦合器、从B通信变压耦合器为深圳国微公司的M21038/27-26。
[0014]本发明的有益效果在于:①主系统、从系统通过光隔离电路进行电气输入、信息处理过程相互隔离，将最终输出的同类控制指令并联输出，主系统与从系统任何一个出故障，均不影响产品性能;②主系统、从系统硬件上百分之百使用国产化产品设计，有效提升产品的可靠性;③主系统、从系统的印制板设计实现对称布局，软件版本一致，便于相似问题排查分析。
【附图说明】
[0015]图1是本发明的连接示意图；
[0016]图中:11-主电源转换电路，12-主FPGA处理器，13-主配置存储器，14-主晶体振荡器，15-主电压转换电路，16-主光隔离电路，17-主总线控制器，18-主A通信变压耦合器，19-主B通信变压耦合器，21-从电源转换电路，22-从FPGA处理器，23-从配置存储器，24-从晶体振荡器，25-从电压转换电路，26-从光隔离电路，27-从总线控制器，28-从A通信变压耦合器，29-从B通信变压耦合器。
【具体实施方式】
[0017]下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。
[0018]如图1所示的一种1553B总线信息冗余电气控制系统，包括主系统和从系统;所述主系统包括主电源转换电路11、主FPGA处理器12、主晶体振荡器14、主电压转换电路15、主光隔离电路16、主总线控制器17、主A通信变压耦合器18、主B通信变压耦合器19，所述从系统包括从电源转换电路21、从FPGA处理器22、从晶体振荡器24、从电压转换电路25、从光隔离电路26、从总线控制器27、从A通信变压耦合器28、从B通信变压耦合器29;主电源转换电路11分别连接主FPGA处理器12和主晶体振荡器14，主FPGA处理器12和主晶体振荡器14相连接，主FPGA处理器12连接至主电压转换电路15输入端，主电压转换电路15输出端分别连接主光隔离电路16和主总线控制器17的输入端，主总线控制器17输出端分别连接主A通信变压耦合器18和主B通信变压耦合器19，主A通信变压耦合器18和主B通信变压耦合器19输出连接匹配的电气接口 ；从电源转换电路21分别连接从FPGA处理器22和从晶体振荡器24，从FPGA处理器22和从晶体振荡器24相连接，从FPGA处理器22连接至从电压转换电路25输入端，从电压转换电路25输出端分别连接从光隔离电路26和从总线控制器27的输入端，从总线控制器27输出端分别连接从A通信变压耦合器28和从B通信变压耦合器29，从A通信变压耦合器28和从B通信变压耦合器29输出连接匹配的电气接口；主光隔离电路16和从光隔离电路2 6的输出端并联输出。
[0019]所述主电源转换电路11和从电源转换电路21采用深圳国微公司SM74401型低线性稳压器，分别接入5V电源，主电源转换电路11向主FPGA处理器12和主晶体振荡器14输出供应3.3V电压，还向主FPGA处理器12输出1.5V电压，从电源转换电路21向从FPGA处理器22和从晶体振荡器24输出供应3.3V电压，还向从FPGA处理器22输出1.5V电压；主FPGA处理器12向主电压转换电路15输出3.3V的TTL电平，主电压转换电路15将3.3V的TTL电平转换为5V的TTL电平输出；从FPGA处理器22向从电压转换电路25输出3.3V的TTL电平，从电压转换电路25将3.3V的TTL电平转换为5V的TTL电平输出;所述主