本发明的方面涉及计算机视觉。
背景技术：
：：用于在面部检测及其它类型的基于图像的任务中采用许多现有计算机视觉算法(例如，viola-jones算法)。然而，通过操纵大量图像数据以便根据处理器指令执行所需计算机视觉算法，许多这些算法就处理能力、存储器使用情况以及数据传送带宽来说可为资源密集的。另外，许多现有计算机视觉算法利用用于分类图像内的对象的特征。这类计算机视觉算法可用于(例如)面部检测及其它类型的基于图像的任务。这类基于特征的算法的实例包含局部二进制模式(localbinarypatterns；lbp)以及类哈尔(haar)特征。然而，常常需要使用与图像相关的不同位置、大小、比例、分辨率、旋转及/或其它数据参数多次(例如，成千上万次)执行基于特征的算法。所述过程可能花费长时间且就处理能力、存储器需求、数据传送带宽等来说为相当资源密集的。因此，存在对更具资源效率且允许高效存取图像数据的计算机视觉计算技术的需要。技术实现要素：本发明大体上涉及实现计算机视觉，且更具体地说，改良使用计算机视觉检测特征的效率。在一些实施方案中，用于隔离硬件中的像素值的设备包含硬件传感器阵列，所述硬件传感器阵列包括沿硬件传感器阵列的至少第一维度及第二维度布置的多个像素，所述像素中的每一者能够基于环境状况产生传感器读数。设备还包含硬件扫描窗口阵列，所述硬件扫描窗口阵列包括沿硬件扫描窗口阵列的至少第一维度及第二维度布置的多个存储元件，所述存储元件中的每一者能够存储基于来自硬件传感器阵列的一或多个传感器读数的像素值。设备进一步包含外围电路，所述外围电路用于将基于来自硬件传感器阵列的传感器读数的像素值系统地传送到硬件扫描窗口阵列中，以使得不同窗口的像素值在不同时间被存储于硬件扫描窗口阵列中。设备另外包含耦合到硬件传感器阵列、硬件扫描窗口阵列以及外围电路的控制逻辑，控制逻辑可操作以将控制信号提供到外围电路以控制像素值到硬件扫描窗口阵列中的传送。在一些实施方案中，硬件传感器阵列包含耦合到多个像素的可配置组合电路，可配置组合电路可操作以根据至少一个组合模式在硬件中组合来自多个像素的多个传感器读数以产生像素值。可配置组合电路包含：可操作以沿硬件传感器阵列的第一维度连接相邻像素的第一多个可控制连接件，可操作以沿硬件传感器阵列的第二维度连接相邻像素的第二多个可控制连接件，其中连接相邻像素在正连接的邻接像素中的每一者处产生平均像素值。在一些实施方案中，传感器读数为传感器读数，其中传感器读数为模拟传感器读数，其中像素值为模拟像素值，且其中可配置组合电路为可配置模拟组合电路。在一些实施方案中，外围电路包含线缓冲器，所述线缓冲器包括沿所述缓冲器的至少第一维度及第二维度布置的多个存储元件，线缓冲器的第一维度小于硬件传感器阵列的第一维度，线缓冲器的第二维度等于硬件传感器阵列的第二维度。线缓冲器能够存储来自硬件传感器阵列的选定行的像素值。在一些实施方案中，控制逻辑能够通过替换线缓冲器中的最旧行的像素值来将来自硬件传感器阵列的下一行的像素值存储到线缓冲器中，借此在由存储于线缓冲器中的像素值表示的图像中沿行方向引入不连续性。在一些实施方案中，外围电路进一步包括定位于线缓冲器与硬件扫描窗口阵列之间的多路复用器电路，多路复用器电路能够交换行排序同时从线缓冲器传送像素值到硬件扫描窗口阵列，借此在由存储于线缓冲器中的像素值表示的图像中沿行方向移除不连续性。在一些实施方案中，外围电路进一步包括定位于硬件扫描窗口阵列与硬件计算机视觉特征计算块之间的多路复用器电路，多路复用器电路能够交换列排序同时将像素值从硬件扫描窗口阵列传送到硬件计算机视觉特征计算块，借此在由存储于硬件扫描窗口阵列中的像素值表示的图像中沿列方向移除不连续性。在一些实施方案中，控制逻辑能够通过替换硬件扫描窗口阵列中的最旧列的像素值来将来自线缓冲器的下一列的像素值存储到硬件扫描窗口阵列中，借此在由存储于硬件扫描窗口阵列中的像素值表示的图像中沿列方向引入不连续性。在一些实施方案中，外围电路进一步包括硬件计算机视觉特征计算块，所述硬件计算机视觉特征计算块可操作以在硬件中基于存储于硬件扫描窗口阵列中的值执行计算机视觉计算。在一些实施中方案，设备进一步包含耦合到硬件扫描窗口的多个存储元件的可配置组合电路，其中可配置组合电路能够执行根据第一组合模式在硬件中组合某一多重像素值以产生组合像素值的第一集合，同时维持多重像素值以用于根据第二组合模式后续组合另一多重像素值以产生组合像素值的第二集合，且其中组合像素值的第一集合及组合像素值的第二集合由硬件计算机视觉特征计算块使用以计算多块局部二进制模式计算机视觉特征。在一些实施方案中，外围电路进一步包括积分块，所述积分块能够基于来自硬件传感器阵列的传感器读数计算积分图像且将经计算积分图像存储于扫描窗口阵列中，且其中从存储于扫描窗口阵列中的积分图像产生的组合像素值由硬件计算机视觉特征计算块使用以计算多块局部二进制模式计算机视觉特征。在一些实施方案中，可配置组合电路包括可操作以沿硬件扫描窗口阵列的第一维度连接相邻电路元件的第一多个可控制连接件，以及可操作以沿硬件扫描窗口阵列的第二维度连接相邻像素的第二多个可控制连接件，其中连接相邻像素在正连接的相邻像素中的每一者处产生平均像素值。在一些实施方案中，第一组合模式及第二组合模式中的不同者允许选择在硬件扫描窗口阵列内的不同位置及维度处的多个存储元件。在一些实施方案中，硬件计算机视觉特征计算块包括可操作以执行角点检测的电路。在一些实施方案中，第二硬件扫描窗口阵列耦合到控制逻辑，控制逻辑可操作以提供控制信号以基于在由存储于硬件扫描窗口阵列中的像素值表示的图像中的由所述硬件计算机视觉特征计算块进行的角点检测控制像素值从硬件扫描窗口阵列到第二硬件扫描窗口阵列的传送，外围电路进一步包括定位于硬件扫描窗口阵列与第二硬件扫描窗口阵列之间的多路复用器电路，多路复用器电路能够交换列排序同时将像素值从硬件扫描窗口阵列传送到第二硬件扫描窗口阵列，借此在图像中沿列方向移除不连续性。在一些实施方案中，第二硬件计算机视觉特征计算块可操作以在硬件中基于存储于第二硬件扫描窗口阵列中的值执行计算机视觉计算。在一些实施方案中，多个像素中的至少一个像素包括传感器元件及像素中电路。在一些实施方案中，各自基于来自硬件传感器阵列的一或多个传感器读数的像素值包括各自基于一或多个原始传感器读数的原始像素值。在一些实施方案中，无图像信号处理电路安置于硬件传感器阵列与硬件扫描窗口阵列之间。在一些实施方案中，一种用于隔离硬件中的像素值的方法包含经由硬件传感器阵列内的多个像素基于环境状况产生传感器读数，其中沿硬件传感器阵列的至少第一维度及第二维度布置多个像素。所述方法还包含在硬件扫描窗口阵列内的多个存储元件内基于来自硬件传感器阵列的一或多个传感器读数存储像素值，其中沿硬件扫描窗口阵列的至少第一维度及第二维度布置多个存储元件。所述方法进一步包含经由用于系统地传送像素值的外围电路使不同窗口的像素值在不同时间基于来自硬件传感器阵列的传感器读数存储于硬件扫描窗口阵列中。所述方法另外包含经由耦合到硬件传感器阵列、硬件扫描窗口阵列以及外围电路的控制逻辑将信号提供到外围电路以控制像素值到硬件扫描窗口阵列中的传送。在一些实施方案中，一种用于隔离硬件中的像素值的设备包含用于基于环境状况产生多个传感器读数的硬件装置。设备还包含用于将像素值存储于用于存储的硬件装置内的多个存储元件内的硬件装置，所述像素值各自基于来自用于产生传感器读数的硬件装置的一或多个传感器读数。设备另外包含用于使不同窗口的像素值在不同时间存储于用于存储像素值的硬件装置中的硬件装置。设备进一步包含用于将控制信号提供到用于使不同窗口的像素值得以存储的硬件装置以控制像素值到用于存储像素值的硬件装置中的传送的硬件装置。在一些实施方案中，一或多个非暂时性计算机可读媒体存储用于隔离硬件中的像素值的计算机可执行指令，所述计算机可执行指令当经执行时使一或多个计算装置经由用于系统地传送像素值的外围电路使不同窗口的像素值在不同时间基于来自硬件传感器阵列的传感器读数存储于硬件扫描窗口阵列中，且经由耦合到硬件传感器阵列、硬件扫描窗口阵列及外围电路的控制逻辑将信号提供到外围电路以控制像素值到硬件扫描窗口阵列中的传送。在一些实施方案中，低功率视觉传感器包含能够捕获图像的图像传感器阵列，图像传感器阵列具有多个行及多个列。低功率视觉传感器进一步包含用于从图像传感器阵列的多个行中的一或多个行传送图像数据的一或多个线缓冲器。低功率视觉传感器还包含用于存储基于图像的样本窗口的数据的硬件扫描窗口阵列，数据用于计算机视觉计算中，硬件扫描窗口阵列的列数少于一或多个线缓冲器的列数。低功率视觉传感器另外包含经配置以基于存储于硬件扫描窗口阵列中的数据计算计算机视觉特征的计算机视觉特征计算硬件。在一些实施方案中，低功率视觉传感器还包含用于待传送到硬件扫描窗口阵列的数据的帧缓冲器。在一些实施方案中，帧缓冲器为图像帧缓冲器或积分图像帧缓冲器中的至少一者。在一些实施方案中，低功率视觉传感器还包含能够基于由一或多个线缓冲器传送的图像数据计算积分图像的积分硬件。在一些实施方案中，积分硬件包括二维(two-dimension；2-d)积分硬件。在一些实施方案中，积分硬件耦合到帧缓冲器。在一些实施方案中，低功率视觉传感器还包含耦合到一或多个线缓冲器及积分硬件的模拟到数字转换器(analog-to-digitalconverter；adc)。在一些实施方案中，计算机视觉特征计算硬件经配置以计算局部二进制模式(lbp)特征。在一些实施方案中，lbp特征为多块lbp特征。在一些实施方案中，低功率视觉传感器进一步包含硬件级联分类器，所述硬件级联分类器经配置以基于由计算机视觉计算硬件计算的计算机视觉特征检测存储于硬件扫描窗口阵列中的样本窗口内的参考对象的存在。在一些实施方案中，无图像信号处理电路安置于图像传感器阵列与硬件扫描窗口阵列之间。在一些实施方案中，用于以低功率视觉传感器检测对象包含经由图像传感器阵列捕获图像，图像传感器阵列具有多个行及多个列。所述方法还包含经由一或多个线缓冲器自图像传感器阵列的多个行中的一或多个行传送图像数据。所述方法进一步包含经由硬件扫描窗口阵列基于图像的样本窗口存储数据，数据将用于计算机视觉计算中，硬件扫描窗口阵列的列数少于一或多个线缓冲器的列数。所述方法另外包含经由计算机视觉特征计算硬件基于存储于硬件扫描窗口阵列中的数据计算计算机视觉特征。在一些实施方案中，一或多个非暂时性计算机可读媒体存储用于以低功率视觉传感器检测对象的计算机可执行指令，所述计算机可执行指令当经执行时使一或多个计算装置进行以下操作：经由图像传感器阵列捕获图像，所述图像传感器阵列具有多个行及多个列；经由一或多个线缓冲器自图像传感器阵列的多个行中的一或多个行传送图像数据；经由硬件扫描窗口阵列基于图像的样本窗口存储数据，所述数据将用于计算机视觉计算中，所述硬件扫描窗口阵列的列数少于一或多个线缓冲器的列数；以及经由计算机视觉特征计算硬件基于存储于硬件扫描窗口阵列中的数据计算计算机视觉特征。在一些实施方案中，用于以低功率视觉传感器检测对象的设备包含用于经由图像传感器阵列捕获图像的硬件装置，所述图像传感器阵列具有多个行及多个列。设备进一步包含用于经由一或多个线缓冲器从图像传感器阵列的多个行中的一或多个行传送图像数据的硬件装置。所述设备另外包含用于经由硬件扫描窗口阵列基于图像的样本窗口存储数据的硬件装置，所述数据将用于计算机视觉计算中，所述硬件扫描窗口阵列的列数少于一或多个线缓冲器的列数。设备还包含用于经由计算机视觉特征计算硬件基于存储于硬件扫描窗口阵列中的数据计算计算机视觉特征的硬件装置。在一些实施方案中，低功率视觉传感器包含能够捕获图像的图像传感器阵列，图像传感器阵列具有多个行及多个列。低功率视觉传感器还包含用于从图像传感器阵列的多个行中的一或多个行传送图像数据的一或多个线缓冲器。低功率视觉传感器进一步包含能够基于由一或多个线缓冲器传送的图像数据计算积分图像的积分硬件。低功率视觉传感器还包含低功率视觉传感器还包含计算机视觉特征计算硬件，所述计算机视觉特征计算硬件经配置以基于由二维积分硬件计算的积分图像计算计算机视觉特征。在一些实施方案中，所述低功率视觉传感器还包含用于基于图像的样本窗口存储数据的硬件扫描窗口阵列，所述数据将用于计算机视觉计算中，所述硬件扫描窗口阵列的列数少于一或多个线缓冲器的列数。在一些实施方案中，低功率视觉传感器还包含用于待传送到硬件扫描窗口阵列的数据的帧缓冲器。在一些实施方案中，帧缓冲器包括图像帧缓冲器或积分图像帧缓冲器中的至少一者。在一些实施方案中，低功率视觉传感器还包含耦合到一或多个线缓冲器及积分硬件的模/数转换器(adc)。在一些实施方案中，计算机视觉特征为多块局部二进制模式(lbp)特征。在一些实施方案中，积分硬件包括二维(2-d)积分硬件。在一些实施方案中，低功率视觉传感器还包含硬件级联分类器，所述硬件级联分类器经配置以基于由计算机视觉计算硬件计算的计算机视觉特征检测存储于硬件扫描窗口阵列中的样本窗口内的参考对象的存在。在一些实施方案中，用于以低功率视觉传感器检测对象的方法包含经由图像传感器阵列捕获图像，图像传感器阵列具有多个行及多个列。所述方法还包含经由一或多个线缓冲器从图像传感器阵列的多个行中的一或多个行传送图像数据。所述方法另外包含经由积分硬件基于由一或多个线缓冲器传送的图像数据计算积分图像。所述方法进一步包含经由计算机视觉特征计算硬件基于由二维积分硬件计算的积分图像计算计算机视觉特征。在一些实施方案中，用于以低功率视觉传感器检测对象的设备包含用于经由图像传感器阵列捕获图像的硬件装置，所述图像传感器阵列具有多个行及多个列。设备还包含用于经由一或多个线缓冲器自图像传感器阵列的多个行中的一或多个行传送图像数据的硬件装置。设备进一步包含用于经由积分硬件基于由一或多个线缓冲器传送的图像数据计算积分图像的硬件装置。设备还包含用于经由计算机视觉特征计算硬件基于由二维积分硬件计算的积分图像计算计算机视觉特征的硬件装置。在一些实施方案中，一或多个非暂时性计算机可读媒体存储以低功率视觉传感器检测对象的计算机可执行指令，所述计算机可执行指令当经执行时使一或多个计算装置进行以下操作：经由图像传感器阵列捕获图像，所述图像传感器阵列具有多个行及多个列；经由一或多个线缓冲器从图像传感器阵列的多个行中的一或多个行传送图像数据；经由积分硬件基于由一或多个线缓冲器传送的图像数据计算积分图像；以及经由计算机视觉特征计算硬件基于由二维积分硬件计算的积分图像计算计算机视觉特征。附图说明借助于实例说明本发明的方面。在附图中，相同参考数字指示类似元件。图1说明根据一些实施方案的包括以2维阵列布置的多个传感器元件的实例传感器。图2说明根据一些实施方案的包括传感器元件及像素中电路的实例像素。图3说明根据一些实施方案的耦合到外围电路的实例传感器元件阵列。图4说明根据一些实施方案的耦合到专用cv处理模块的实例传感器元件阵列。图5a还展示根据一些实施方案的像素阵列及扫描窗口阵列。图5b说明包含传感器元件阵列、cv计算硬件以及专用微处理器的实例实施智能视觉传感器。图5c说明用于结合角点检测器实施硬件内扫描窗口的高级框图。图6说明根据一些实施方案的用于在将像素读取到线缓冲器中之前平均像素阵列中的像素值的硬件实施。图7说明根据一些实施方案的用于线缓冲器的硬件实施。图8说明根据一些实施方案的用于校正线缓冲器中的图像的水平及/或垂直裂缝的硬件实施。图9说明根据一些实施方案的已知局部二进制模式(lbp)计算机视觉特征实施。图10a说明根据一些实施方案的用于多块计算机视觉特征实施的硬件实施。图10b说明根据一些实施方案的可包含为用于多块计算机视觉特征实施的硬件实施的一部分的取样及保持缓冲器。图10c说明根据一些实施方案的从扫描窗口阵列到计算机视觉计算块的读出。图10d说明根据一些实施方案的在存储于扫描窗口阵列内的图像中的无裂缝、垂直裂缝与垂直及水平裂缝之间的差异。图11说明根据一些实施方案的可使用本文中所描述的硬件实施计算的计算机视觉(computervision；cv)特征的实例。图12为用于隔离硬件中的像素值的方法的流程图。图13说明其中可实施一或多个实施方案的计算系统的实例。具体实施方式现将关于形成本文的一部分的附图描述若干说明性实施方案。虽然下文描述其中可实施本发明的一或多个方面的具体实施方案，但可使用其它实施方案，且可在不脱离本发明的范围或所附权利要求书的精神的情况下进行各种修改。传感器可包含多个传感器元件的传感器元件阵列。传感器元件阵列可为2维阵列，所述2维阵列包含以二维(例如，传感器元件阵列的列及行)布置的传感器元件。传感器元件中的每一者可能能够基于环境状况产生传感器读取。在某些实施方案中，传感器可为视觉传感器且可基于入射于传感器元件上的光产生传感器读数。图1说明包括以2维阵列布置的多个传感器元件的实例传感器100。在图1中，传感器100的图示表示传感器元件阵列中的64(8×8)传感器元件。在各种实施方案中，在不脱离本发明的范围的情况下，传感器元件的形状、传感器元件的数目以及传感器元件之间的间距可极大地变化。传感器元件102表示来自64传感器元件的栅格的实例传感器元件。在某些实施方案中，传感器元件可具有实施为耦合到传感器元件的像素中电路(计算结构)的专用cv计算硬件。在一些实施方案中，传感器元件及像素中电路可共同被称作像素。由耦合到传感器元件的像素中电路执行的处理可被称作像素中处理。在一些情况下，传感器元件阵列可被称作像素阵列，差异为像素阵列包含传感器元件及与每一传感器元件相关联的像素中电路二者。然而，出于本文中的描述的目的，术语传感器元件及像素可互换使用。图2说明具有传感器元件202及像素中电路204的实例像素200。在某些实施方案中，像素中电路204可为电路、数字电路或其任何组合。在某些实施方案中，传感器元件阵列可具有实施为耦合到传感器元件群组的外围电路(计算结构)的专用cv计算硬件。此外围电路可被称作芯片上传感器电路。图3说明耦合到传感器元件阵列302的实例外围电路(304及306)。此外，如图4中所展示，在某些实施方案中，传感器元件阵列可具有实施为耦合到传感器元件阵列402的专用cv处理模块404且使用专用集成电路(asic)，窗口可编程门阵列(fpga)、嵌入式微处理器或任何类似的模拟或数字计算逻辑实施以用于执行本发明的方面的专用cv计算硬件。应注意，至少在某些实施方案中，专用cv处理模块404可补充应用程序处理器406而非代替应用程序处理器406。举例来说，专用cv处理模块404可处理及/或检测计算机视觉特征。然而，应用程序处理器406可接收这些经检测计算机视觉特征的指示及与先前存储的图像或参考指示符模式匹配以判定宏特征(例如，微笑、面部、对象等)。另外，应用程序处理器406可为相对更复杂、计算密集、功率密集得多且负责执行系统级操作(例如，操作系统)，实施用于与用户互动的用户接口，执行装置的电源管理，管理存储器及其它资源等。应用程序处理器406可能类似于图13的处理器1310。硬件内扫描窗口图5a说明用于实施硬件内扫描窗口的高级框图。高级框图包含第一行驱动器510、第二行驱动器520、线缓冲器525、列驱动器530、第一多路复用器(multiplexer；mux)540，以及扫描窗口阵列(scanningwindowarray；swa)515。任选地，扫描窗口阵列515可连接到第二多路复用器(mux)550、计算机视觉特征计算块(lbp)560、查找表(look-uptable；lut)570，以及逻辑、存储器及微处理器块580。图5a还展示像素阵列505及扫描窗口阵列(swa)515。使用扫描窗口的基于软件的算法为所属领域中已知的。然而，如上所述，那些解决方案耗用处理器功率，因为处理器常常分析图像的每一点。图5a中所展示的实施方案说明基于硬件的扫描窗口功能。在一些实施方案中，硬件扫描窗口阵列515为专用硬件扫描窗口阵列，意为其经配置以如贯穿本说明书所描述基于来自像素阵列505的图像数据存储样本窗口且具有极少或无其它数据存储功能。像素阵列505可包含可操作以检测光以用于捕获图像的多个光电二极体。多个光电二极体为以用于捕获图像的硬件装置的实例，所捕获的图像可具有任何大小，且图像的表示可存储于像素阵列505中。像素阵列505可与原始图像相同(例如，128×128、256×256、912×912、1,024×1,024或任何任意n×n或甚至n×m阵列(例如，320×240阵列))。像素阵列505为包含多个传感器元件的硬件阵列的实例。传感器元件可沿第一维度(例如，行)及第二维度(例如，列)布置。像素阵列505可基于环境状况(例如，通过使用每一传感器元件一或多个光电二极体以在阵列中的给定位置处检测光)产生传感器读数。像素阵列为用于基于环境状况产生多个传感器读数的硬件装置的实例。在一些实施方案中，像素阵列可为能够记录320×240像素的图像的数码相机的一部分，320×240像素也被称作四分之一视频图形阵列的(quartervideographicsarray；qvga)分辨率。在一些可选实施方案中，像素阵列505可包含耦合到传感器元件的可配置组合电路。可配置组合电路可根据至少一个组合模式在硬件中组合来自多个传感器元件的多个传感器读数以产生像素值。可配置组合电路为用于组合来自多个像素的多个传感器读数以产生像素值的硬件装置的实例。组合模式可包含沿像素阵列505的行的第一组合模式及沿像素阵列505的列的第二组合模式。在一些实施方案中，一种类型的比例调整可包含平均。不同组合模式可包含平均传感器元件的不同维度上的像素值。举例来说，2×3、3×2、3×4、4×3的块，或更一般来说，m×n的块或像素值的任何其它维度可被平均及/或加权求和。可理解，虽然本文中使用术语“像素值”，但像素值不必为在传感器阵列中的像素的值的意义上的像素值。举例来说，一些传感器读数可经组合以产生随后存储于扫描窗口阵列中的像素值。可配置组合电路可包含(但不限于)可操作以沿像素阵列505的第一维度(例如，行)连接相邻传感器元件的可控制连接件以及可操作以沿像素阵列505的第二维度(例如，列)连接相邻传感器元件的可控制连接件。可控制连接件为用于沿硬件传感器阵列的第一维度连接相邻像素的硬件装置以及用于沿硬件传感器阵列的第二维度连接相邻像素的硬件装置的实例。在一些实施方案中，连接相邻传感器元件在正连接的相邻传感器元件中的每一者处产生平均像素值。可控制连接件的实例包含(但不限于)晶体管。任选地，可在将来自像素阵列505的行加载到线缓冲器525中之前如上文所描述平均像素阵列505中的像素。可取决于所需平均类型通过将作用中像素传感器(activepixelsensors；aps)与彼此短接来执行平均。举例来说，采用来自以2×2方式布置的像素阵列505的任何四个像素。也就是说，来自第一行的两个像素及来自紧接第一行下方的行的相同列中的2个像素。可将这些像素的所有四个在硬件中短接在一起，以使得四个像素中的每一者的像素值现为四个像素的像素值的平均值(关于图6更详细地描述)。线缓冲器为外围电路的一实例。线缓冲器可包含沿线缓冲器的第一维度(例如，行)及第二维度(例如，列)布置的多个存储元件。在一些实施方案中，所述第一维度可不同于像素阵列505的第一维度，且所述第二维度可等于像素阵列505的第二维度。在一些实施方案中，例如图5b的实施方案，线缓冲器525为存储来自横跨像素阵列505的所有列的单一行的像素值的单一线缓冲器。举例来说，线缓冲器525可能能够存储来自像素阵列505的选定行的像素值。线缓冲器为用于在用于存储的硬件装置内的多个存储元件内存储像素值的硬件装置的实例，所述像素值各自基于来自用于产生传感器读数的硬件装置的一或多个传感器读数。此外，线缓冲器还为用于使不同窗口的像素值在不同时间存储于用于存储像素值的硬件装置中的硬件装置的实例。外围电路为用于缓冲且包括沿线缓冲器的至少第一维度及第二维度布置的多个存储元件的装置硬件的实例。如果需要不同的比例因子，那么可再次重复所述过程，在下文中进一步详细描述。无论在扫描之前在硬件中组合像素值(例如，平均)还是并未组合像素值，可将来自像素阵列505的行复制到线缓冲器525中。逻辑、存储器及微处理器块580可将行地址提供到第一行驱动器510(例如，仅用于彼行的线将处于作用中)。第一行驱动器510可在所提供的行地址处读取来自像素阵列505的行，同时所有列线保持作用中。假设这是待复制到线缓冲器525的第一行，第二行驱动器随后可在第一线上保持作用中以写入正由第一行驱动器510读取的当前行。此可以循环方式继续用于像素阵列505中的下一行，在如上文所描述，已在像素阵列505上或在像素阵列505中执行平均的情况下，第一行驱动器510可取决于平均中所涉及的像素的数目每隔一行、每隔两行、每隔三行等扫描。最终，线缓冲器525可用来自像素阵列505的行填满。在一些实施方案中，扫描方向可为从一个列到下一列或从一个行到下一行。虽然在图5a中说明为多个线缓冲器525，但应理解，在一些实施方案(例如，图5b的实施方案)中线缓冲器525可包含单一行。逻辑、存储器及微处理器块580可随后提供列地址到列驱动器以便从线缓冲器525扫描所需列。在一些实施方案(例如，如上文所描述已对像素阵列505上执行平均的一些实施方案)中，列驱动器可取决于平均中所涉及的像素的数目每隔一列、每隔两列、每隔三列等扫描。因此，可扫描来自线缓冲器525的特定扫描窗口(例如，32×32、100×100等)，且相关地，可扫描来自像素阵列505的组合或未组合的像素值的特定扫描窗口。所需窗口随后可经由到第一多路复用器540的受控输入而移动到扫描窗口阵列515，所述受控制输入由逻辑、存储器及微处理器块580提供。在数字实施方案中，经由模/数转换器(未在图5a中说明)的模/数转换可在线缓冲器525之后且在将值存储于扫描窗口阵列515中之前发生，例如，模/数转换器可安置于线缓冲器525与多路复用器540之间。扫描窗口阵列515为另一硬件阵列的实例。其包含沿第一维度(例如，行)及第二维度(例如，列)的多个存储元件。扫描窗口阵列内的存储元件中的每一者可能能够存储基于来自像素阵列505的一或多个传感器读数的模拟或数字像素值。在一些实施方案中，扫描窗口阵列515可包括随机存取存储器(ram)阵列或能够存储模拟或数字像素值的其它二维缓冲器。在一些实施方案中，扫描窗口阵列内沿第一维度(例如，行)的存储元件的数目小于像素阵列中沿像素阵列的对应维度(例如，行)的传感器元件的数目；类似地，扫描窗口阵列内沿第二维度(例如，列)的存储元件的数目小于像素阵列中沿像素阵列的对应维度(例如，列)的传感器元件的数目。在一些实施方案中，扫描窗口阵列内的列数小于线缓冲器525中的列数。可使用外围电路完成将像素值从像素阵列505有效复制到扫描窗口阵列515中。外围电路可将基于来自像素阵列的传感器读数的模拟或数字像素值系统地传送到扫描窗口阵列中以使不同窗口的像素值在不同时间存储于扫描窗口阵列中。外围电路可包含行驱动器、列驱动器、线缓冲器525以及多路复用器540或多路复用器电路。在数字实施方案中，外围电路可进一步包含(例如)线缓冲器525与多路复用器540之间的模/数转换器。另外，控制逻辑(例如，逻辑、存储器及微处理器块580)可耦合到像素阵列505、扫描窗口阵列515以及外围电路。控制逻辑可将控制信号提供到外围电路以控制将像素值传送到扫描窗口阵列515中。控制逻辑为用于提供控制信号到用于使不同窗口的像素值得以存储的装置以控制将像素值传送到用于存储的专用装置中的硬件装置的实例。控制逻辑还可通过替换线缓冲器中的最旧行的像素值而将来自像素阵列505的下一行的像素值存储到线缓冲器525中。此实施方案可较将整个行集合向下移位一行且因此再写入所有行更高效。然而，如图像中所展示，此实施方案可能产生从像素阵列505读取的图像中的裂缝。这是由于线缓冲器525的循环或循环实施。然而，可借助于使用第一多路复用器540处理水平裂缝。第一多路复用器可经由使线移位通过恢复线次序来移除水平裂缝。下文中进一步详细描述此过程。外围电路另外包含定位于线缓冲器525与扫描窗口阵列515之间的交换电路(例如，多路复用器)。交换电路可交换行排序同时将像素值从线缓冲器传送到swa515。用于将来自线缓冲器的下一列像素值存储到硬件扫描窗口阵列中的硬件装置可包含用以移除图像中的水平裂缝的交换电路(例如，多路复用器)。这可导致在由swa515中的像素表示的图像中沿行方向移除裂缝(或不连续性)。可理解，由于上文所描述的类似原因，现横跨线缓冲器525垂直扫描及传送存储于线缓冲器525中的图像的部分的窗口也可导致从线缓冲器525读取的图像中的垂直裂缝。为了处理这类垂直裂缝，可使用类似交换电路，所述类似交换电路可交换列排序同时将像素值从swa传送到硬件计算机视觉特征计算块560。可依照下文中进一步描述的方法处理图像中的裂缝。在扫描窗口阵列515包含可寻址存储器的实施方案中，还可使用数据指标处理裂缝。随后可针对像素阵列505中的待扫描的下一所需窗口重复所述过程。本质上，图5a中所展示的实施方案允许建置到外围电路中的多位置、多尺寸(例如，能够变为各种不同维度)的扫描窗口阵列515。一旦swa515用一些像素值填充，swa515中的一或多个像素可经组合(例如，如本文中所论述，针对像素阵列中的像素值求平均)且馈送到一或多个模拟或数字硬件计算机视觉特征计算块560中。硬件计算机视觉特征计算块560的一个此实例为局部二进制模式(lbp)计算块，包含本文中其它处所描述的lbp变体(例如，局部三元模式(localtertiarypatterns；ltp))。其它硬件计算机视觉特征计算块包含带符号梯度直方图或定向梯度直方图(histogramofsignedororientedgradients；hsg,hog)，加速区段测试特征(featuresfromacceleratedsegmenttest；fast)角点及以上各者的变体以及诸多其它。这类计算块的数字实施为所属领域中已知的。本文中公开能够执行lbp计算的电路的实施方案。此外，在以上论述中，应理解，对于多色图像，像素可并不具有单一值，而是可具有多个值(例如，在(红色-绿色-蓝色)rgb图像的情况下的三个值)。因此，在rgb图像的实例中，上文所描述的扫描窗口阵列515可实际上为包括以下三个子阵列的扫描窗口：红色swa、绿色swa及蓝色swa(并未说明为独立子阵列)。在这类实施方案中，图5a中所展示的计算机视觉特征计算块560可由不同色彩通道swa共享，或不同色彩可具有专用计算机视觉特征计算块560。类似地，图5a中所展示的线缓冲器525及其它组件可针对不同色彩通道而共享，或每一色彩通道可具有专用电路。所说明的实施方案已假设线缓冲器525中的列数及传感器阵列中的列数为相同的。然而，在一些实施方案中，传感器阵列可为相对高分辨率传感器阵列，且可在将数据的行读出到线缓冲器525之前执行传感器值平均。在这类实施方案中，线缓冲器525中的列数可能少于传感器阵列中的列数。图5b说明包含传感器元件阵列、cv计算硬件以及专用微处理器的实例实施智能视觉传感器。传感器元件阵列302可能类似于图1中所说明的传感器100。在一些实施方案中，传感器元件阵列302为图像传感器阵列。传感器元件阵列302可包含相关二重取样电路。举例来说，在使用组合值或较低分辨率改良cv计算的实施方案中，传感器元件阵列302还可包含用以在输出信号到线缓冲器525之前组合、求和或平均传感器元件或像素信号或值的电路。线缓冲器525可包含用以将表示在传感器元件阵列302以外的图像或图像的部分的信号传送到视觉传感器的其它部分的一或多个线缓冲器。在一些实施方案中，一或多个线缓冲器525中的行数少于传感器元件阵列302中的行数。在一些实施方案中，传感器元件阵列302可不包含用于图像信号处理(imagesignalprocessing；isp)的电路，且因此，图5b说明其中在无介入isp电路的情况下连接传感器元件阵列302及cv计算硬件512的实施方案，因此，在一些实施方案中，无isp电路安置于硬件传感器阵列302与硬件扫描窗口阵列515之间。因此，其间未安置有isp电路的传感器元件阵列302及cv计算硬件512可为用于产生传感器读数的硬件装置与用于存储像素值的硬件装置之间未安置有用于图像信号处理的装置的实例。举例来说，在一些实施方案中，由cv计算硬件512从传感器元件阵列302接收的信号并未经历isp，例如，信号并未经历缺陷校正、白平衡、色彩平衡、自动对焦、镜头转降(lensrolloff)、去马赛克、颜色转换(debayering)或图像锐化中的一或多者或其任何组合。然而，在一些这类无isp的实施方案中，可发生一些处理，例如，对焦或自动曝光校正。并未经历isp的这类信号可被称作原始信号或原始传感器读数。原始信号或原始传感器读数可如本文中其它处关于传感器读数大体上所论述经组合以基于原始信号产生原始像素值，其中用于产生原始像素值的信号并未经历isp。原始信号、原始传感器读数或原始像素值可转换为数字，经积分以形成积分图像，存储于扫描窗口中，且专用cv计算硬件可经配置以接收原始信号、原始传感器读数或原始像素值，即使应理解，原始信号、原始传感器读数或原始像素值已经历一些数据操纵(包含组合、求和或积分或转换为数字)，但并未经历isp。原始像素值可包含模拟或数字原始像素值。在一个实施方案中，在阵列包括320乘240个传感器元件的情况下，感测元件阵列302为不具有isp电路的四分之一视频图形阵列(qvga)相机传感器。在各种实施方案中，cv计算硬件512可在数字域或模拟域中执行cv计算。本文中参考图6至8以及10a至10b公开能够在模拟域中执行cv计算的cv计算电路的一些实例。那些及类似电路的数字版本也为可能的。因此，任选地，在数字实施中，模/数转换器(adc)514可安置于线缓冲器525与cv计算硬件512之间。在一些实施方案中，cv计算硬件512为专用cv计算硬件，意为其是经设计以具有除计算cv特征之外极少或无功能性的硬件。在一些实施方案中，cv计算硬件512可使用如参考图1所论述的与传感器元件或像素的块相关联的信号的组合、总和或平均值。在这类实施方案中，积分图像可用于在输入到cv计算硬件512中之前计算此等组合、总和或平均值。因此，任选地，视觉传感器还可包含用于基于表示由传感器元件阵列中的至少一传感器元件子集取样的图像的至少一信号子集计算图像的至少一部分的积分图像的二维积分硬件516。然而，如本文中其它处所公开，当有用时，这类组合、求和或平均值可用硬件扫描窗口阵列515内的电路执行，且因而积分硬件为可选的。如所说明，二维积分计算硬件516可与专用cv计算硬件通信。与直接新增信号值比较，可使用表示由传感器元件阵列取样的图像的积分图像及/或由传感器元件阵列取样的图像的一部分的积分图像以更快速地针对传感器元件的块而组合、求和或平均化信号值。二维积分硬件516可包含电路，所述电路能够基于来自传感器元件阵列的原始信号产生在数字域或模拟域中表示由传感器元件阵列取样的图像的所有或一部分的积分图像的信号。在一些实施方案中，由二维积分硬件516产生的积分图像(其可为由传感器元件阵列取样的图像的仅部分或样本窗口的积分图像)可存储于硬件扫描窗口阵列515中。因此，在不同实施方案中，硬件扫描窗口阵列515可基于图像的样本窗口存储数据，其中所存储的数据可包括表示图像或积分图像的样本窗口的数据。举例来说，硬件扫描窗口阵列可包含随机存取存储器(ram)阵列或用于存储积分图像的其它形式的模拟或数字存储器。在计算对应于传感器元件的块的信号的组合、总和或平均值(例如，像素级别lbp)并不有用的实施方案中，应理解，可能并未包含二维积分硬件516，且因此包含来自传感器元件阵列302的模拟信号或来自adc514的经转换至数字信号的样本窗口可直接存储于硬件扫描窗口阵列515中。在一些实施方案中，可在二维积分硬件516与硬件扫描窗口阵列515之间连接帧缓冲器(未展示)。帧缓冲器可操作以用于存储由二维积分硬件516输出的积分图像，且积分图像的样本窗口可随后按需要加载到硬件扫描窗口阵列515。替代地，帧缓冲器可安置于线缓冲器525与二维积分硬件516之间且可存储图像。在此实施方案中，二维积分硬件516可产生存储于帧缓冲器中的图像的样本窗口的积分图像以用于存储于硬件扫描窗口阵列515中。因此，在各种实施方案中，帧缓冲器可为图像帧缓冲器或积分图像帧缓冲器中的至少一者。此外，应理解，在一些实施方案中，二维积分硬件516还可执行或替代地执行一维积分。类似地，硬件扫描窗口阵列515可存储对应于由传感器阵列捕获的图像的样本窗口的一维积分图像。一维积分图像可允许一行图像数据中的像素值的群组的快速求和。使用一维积分图像可允许计算多块lbp，例如，使用旋转块以便检测旋转参考对象(例如，面部)。帧缓冲器为用于传送数据到硬件扫描窗口阵列的硬件装置的实例。一维或二维积分硬件为用于基于由一或多个线缓冲器传送的图像数据计算积分图像的硬件装置的实例。视觉传感器也可包含cv计算硬件512。在一些实施方案中，cv计算硬件512可至少部分基于与接近于传感器元件的块的多个邻近传感器元件相关联的信号来计算一或多个标的传感器元件的块的局部cv特征。举例来说，在cv计算硬件的局部二进制模式(lbp)实施方案中，cv计算硬件可包含接收对应于(例如，使用积分图像产生的)图像信号-或图像信号的组合、总和或平均值的信号值且基于原始图像信号产生数字lbp标记的硬件。在计算多块lbp的实施方案中，一或多个标的传感器元件的块可包含(作为一个实例)11乘11传感器元件的一块。还应理解，在一或多个标的传感器元件(已为其计算局部cv特征)的块为单一标的传感器元件的情况下，也可进行像素级lbp计算。虽然以上描述提及cv计算硬件512为与专用微处理器520分离，但应理解，在一些实施方案中，可在专用微处理器520内以硬件实施专用cv计算硬件512。cv计算硬件512为用于计算局部二进制模式(lbp)特征的硬件装置的实例。与在处理器(例如，通用处理器(例如，应用程序处理器)或甚至专用微处理器)中计算cv特征相比，在专用硬件中产生cv特征(例如，上文所描述的lbp标记)可降低视觉传感器的功率。然而，视觉传感器仍可包含耦合到cv计算硬件512的专用微处理器520。专用微处理器520从cv计算硬件512接收经硬件计算的cv特征且可执行例如对象类别检测(面部检测可被视为其中一特定类别)的较高级别计算机视觉运算(其中任务为寻找图像中属于给定类别的所有对象的位置及大小)以及其它计算机视觉运算。此外，专用微处理器520可将控制信号提供到线缓冲器525、adc514、二维积分硬件516、硬件扫描窗口阵列515以及cv计算硬件512。在一些实施方案中，为执行对象类别检测或其它计算机视觉运算，专用微处理器520可使用级联分类器算法以执行对象类别检测(例如，面部检测)。在可选实施方案中，通过在硬件中实施级联分类器以进一步减少微处理器上的计算负担，进一步功率节省是可能的。可选级联分类器硬件522包含级联分类器的硬件实施。级联分类器522可经配置以基于通过cv计算硬件512计算的cv特征来检测存储于扫描窗口阵列中的样本窗口内的参考对象的存在。在一些实施方案中，使用机器学习技术针对图像的数据集训练级联分类器，所述图像的数据集包含参考对象(将为其训练级联分类器)的实例及非对象的实例(例如，面部及非面部的图像)。举例来说，在第一阶段中，级联分类器硬件可从cv计算硬件512请求为存储于(例如)硬件扫描窗口阵列515中的某一数目l的标的传感器元件计算lbp特征。另外，标的传感器元件的位置{(x11,y11)、……(x1l,y1l)}也将由级联分类器硬件522提供。一旦cv计算硬件512提供所请求的lbp特征，所请求的lbp特征可处理为向量值，那么级联分类器硬件执行用一或多个权重求和lbp特征中的每一者的内积，以产生第一加权纯量和值。一般来说，每一lbp特征(lbp11、……、lbp1l)将乘以一给定权重(w11、……、w1l)，其中的每一者可不同。第一加权纯量和值随后与第一阈值比较。如果纯量和小于阈值，那么在给定机率上，在由存储于硬件扫描窗口阵列515中的信号表示的图像的部分中不存在面部，且因此级联分类器硬件522发送信号到硬件扫描窗口阵列515且任选地发送到视觉传感器的其它组件(例如，线缓冲器525及传感器元件阵列302)以指示硬件扫描窗口阵列515应继续扫描并且新增一或多个新的列或行及移除一或多个旧的列或行。在图像的后续窗口或对应于传感器元件阵列的后续传感器元件子集的后续多个信号存储于硬件扫描窗口阵列515中的情况下，过程可再次开始。应理解，图像的后续窗口可能大部份与图像的先前窗口重叠。在一些实施方案中，从左向右扫描图像，且一旦到达传感器元件阵列302的末端，在向下移动一或多个行之后可再次从左向右扫描图像。在另一实施方案中，在向下移位一或多个行之后可从右向左扫描图像，其可允许与先前图像的重叠增加。级联分类器硬件522为用于基于由计算机视觉计算硬件计算的计算机视觉特征来检测存储于硬件扫描窗口阵列中的样本窗口内的参考对象的硬件装置的实例。如果纯量和大于第一阈值，那么级联分类器硬件522移到下一阶段。在下一(在此实例中，第二)阶段中，级联分类器硬件再次请求cv计算硬件512提供存储于硬件扫描窗口阵列515中的在位置{(x21,y21)、……(x2m,y2m)}处的m个标的传感器元件的lbp特征。一旦cv计算硬件512计算并提供所请求的lbp特征(lbp21、……、lbp2m)，级联分类器硬件522执行使用一或多个权重(w21、……、w2m)的lbp特征中的每一者的内积的另一求和，以产生第二加权纯量和值。第二加权纯量和值随后与第二阈值比较。如果所述纯量和小于第二阈值，那么存在由存储于硬件扫描窗口阵列515中的信号表示的图像的部分中存在面部的低可能性，且级联分类器发送信号到视觉传感器阵列中的其它组件以继续扫描并移到图像的下一部分。如果第二加权纯量和值大于第二阈值，那么所述过程如上文所描述继续第三阶段。在最终阶段(例如，n阶段级联分类器中的第n阶段)结束时，如果第n加权纯量和值大于第n阈值，那么在存储于硬件扫描窗口阵列515中的图像的部分中检测到面部。级联分类器硬件522随后可向专用微处理器520指示已检测到面部，且可能进一步任选地指示其中检测到面部或面部的部分的图像的部分的位置。硬件扫描窗口阵列515内的标的传感器元件(在每一阶段为其计算lbp)的数目及位置通常经编程到级联分类器硬件522中且由上文所论述的机器学习培训产生。类似地，用以乘以lbp特征中的每一者的权重也通常在机器学习培训期间判定且随后经编程到级联分类器硬件522中。阶段的数目也由培训产生且经编程到级联分类器硬件522中。在一些实施方案中，级联分类器可包含介于1个与31个之间的阶段(例如，15个阶段)。在一些实施方案中，级联分类器硬件522可被视为专用级联分类器硬件，意为其为经设计以执行级联分类器功能以及极少或无其它重要功能的硬件。虽然上文所描述的实施方案涉及基于以实验室中的先前培训及机器学习为基础的经编程权重及阈值以产生模型的级联分类器，但应理解，经设计以基于从cv计算硬件512接收的经硬件计算cv特征执行cv运算的级联分类器硬件522或外围电路中的其它硬件可经设计以实地执行机器学习。在刚描述的实施方案中，专用微处理器520随后可判定如何处理(例如)所检测到的面部事件。举例来说，专用微处理器可发送事件到第二微处理器。在一些实施方案中，专用微处理器520及第二微处理器可分别对应于图4的专用微处理器404及应用程序处理器406。如图5b中所说明，专用微处理器520包含用于与第二微处理器通信的接口524。虽然以上描述提及级联分类器硬件522为与专用微处理器520分离，但应理解，在一些实施方案中，可在专用微处理器520内以硬件实施专用级联分类器硬件522。替代地，级联分类器可在专用微处理器520上作为软件算法运行。此外，代替或除级联分类器之外，其它软件算法可在专用微处理器上运行。在一些实施方案中，可使用直方图实施专用硬件以检测(例如)面部。此实施方案可包含代替或除级联分类器硬件522之外的此类专用硬件。在一些这类实施方案中，经计算用于存储于扫描窗口阵列515中的图像的样本窗口的所有lbp标记的直方图可与参考直方图比较以检测存储于扫描窗口阵列515中的样本窗口中的面部的存在。下文参考图9论述具有lbp标记或特征的直方图的使用。在图5b中所说明的实施方案中，线缓冲器525、adc514、二维积分硬件516、硬件扫描窗口阵列515、cv计算硬件512、级联分类器硬件522中的一或多者或其任何组合可被视为外围电路526，其为在传感器元件阵列302外围的电路。还应理解，可将刚列出的各种组件或其任何组合替代地实施为传感器元件阵列302内的像素中电路。图5c说明用于结合角点检测器实施硬件内扫描窗口的高级框图。高级框图包含第一行驱动器510、第二行驱动器520、线缓冲器525、列驱动器530、第一多路复用器(mux)540以及扫描窗口阵列(swa)515。还可将扫描窗口阵列515连接到第二多路复用器(mux)550及第三多路复用器(mux)592。可将第二多路复用器550连接到硬件cv特征计算块590，所述硬件cv特征计算块包括可操作以执行与其它更复杂的cv特征比较相对快速的cv特征计算(例如，角点检测)的电路。如所说明，cv特征计算块为加速区段测试特征(fast)角点检测器cv特征计算块590。以硬件实施的fast角点检测器为用于执行角点检测的硬件装置的实例。fast角点检测器为可用以提取特征点且随后用以在诸多计算机视觉任务中跟踪及映射对象的角点检测方法。使用fast角点检测器可提供计算效率。fast角点检测器可使用16像素的圆(具有3像素的半径)以对标的像素实际上是否为角点分类。如果圆中的一组n个连续像素都比候选或标的像素p的强度亮阈值t或都比候选像素p的强度暗阈值t，那么p被分类为角点。在选择连续像素的数目n及阈值t中存在取舍。n常常被选择为12。然而，在跟踪情境中，n可为9。在图5c中所展示的实施方案中，如果cv特征计算块590判定存储于扫描窗口阵列(swa)515中的图像的样本窗口包含一角点，那么第三多路复用器592可移除存储于扫描窗口阵列(swa)515中的图像中存在的垂直裂缝并且将“无裂缝”版的图像存储于第二硬件扫描窗口阵列594中。第二扫描窗口阵列594可耦合到控制逻辑，如参考图5a所描述，且控制逻辑可提供控制信号以基于在由存储于第二硬件扫描窗口阵列594中的像素值表示的图像中的由硬件cv特征计算块590进行的角点检测来控制像素值从swa515到第二硬件扫描窗口阵列594的传送。第三多路复用器592展示为定位于swa515与第二硬件扫描窗口阵列594之间且能够交换列排序同时将像素值从swa515传送到第二硬件扫描窗口阵列，借此在图像中沿列方向移除不连续性(裂缝)。随后可使用第二cv特征计算块595通过比较硬件中的相关像素的值从存储于第二硬件扫描窗口阵列594中的图像的“无裂缝”版本直接计算cv描述符或cv特征(图5c中标记为“描述符”)，所述第二cv特征计算块可操作以基于存储于第二硬件扫描窗口阵列594中的值执行计算机视觉计算。cv特征计算块为用于经由计算机视觉计算电路执行计算机视觉计算的硬件装置的实例。第二cv特征计算块595可为经配置以计算cv特征或cv特征描述符的专用硬件，所述cv特征或cv特征描述符用以标记/描述图像中的显点，以使得视觉上类似的特征具有类似描述。存在若干二进制特征描述符，仅举几例，所述二进制特征描述符包含(但不限于)尺度恒定特征变换(或sift)、二进制稳固恒定可缩放要点(binaryrobustinvariantscalablekeypoints；brisk)、二进制稳固独立基本特征(binaryrobustindependentelementaryfeatures；brief)、定向fast及旋转brief(orientedfastandrotatedbrief；orb)以及快速视网膜要点(fastretinakeypoint；freak)。第二cv特征计算块595可包含经配置以使用取样模式(例如，所使用的像素的位置)及取样对(例如，其强度经比较的像素)计算cv特征或描述符的电路。在另一实施方案中，第二cv特征计算块595可直接从扫描窗口阵列(swa)515计算。在这类实施方案中，第二cv特征计算块595可经由第三多路复用器592直接耦合到swa515。即使在此等实施方案中，仅可在cv特征计算块590判定存储于swa515中的样本窗口包含(例如)角点的情况下启动第二cv特征计算块595。然而，因垂直裂缝的存在可对所要求的处理能力有较大影响，因此首先移除垂直裂缝可为有利的，因每次第二cv特征计算块595存取swa515时，第三多路复用器592将移除垂直裂缝。在第二cv特征计算块595将多次存取swa515以用于计算的情况下，其可通过将无裂缝图像存储于第二硬件扫描窗口阵列594中及使用无裂缝图像直接计算特征及描述符来提高一次移除裂缝的效率。在一些实施方案中，视觉传感器可输出fast590角点位置及任选地那些检测到的经fast检测的角点周围的图像片段。在这类实施方案中，第二硬件扫描窗口阵列594、第三多路复用器592以及描述符595可能并不存在。为实现进一步功率节省，如图5c中所说明的一些实施方案寻求减少对硬件扫描窗口阵列与cv特征计算块之间的多路复用器的依赖。如果(例如)在遍及存储于扫描阵列(swa)515中的样本窗口的诸多位置中将由第二cv特征计算块595计算计算机视觉特征或描述符，那么可通过用mux592移除垂直裂缝并且使第二无裂缝扫描窗口阵列用于计算诸多诸多cv特征或描述符计算来实现功率节省。此外，如果样本窗口中的图像的部分不太可能含有目标对象，那么可避免裂缝的移除。通过检测cv特征(例如，如图5c中所说明的fast角点)来门控样本窗口到第二硬件扫描窗口阵列594的传送，可避免裂缝的移除，且还可避免进一步cv特征或描述符计算。如果cv特征计算块590指示(例如)无fast角点存在于存储于swa515中的样本窗口中，那么如本文中其它处所描述，swa515仅移动到图像的另一部分而不调用在第二cv特征计算块595中执行的更为耗时的cv特征计算。在由cv特征计算块590(例如，fast角点检测电路)计算的cv特征使用较少功率且快于由第二cv特征计算块595计算的cv特征或描述符(例如，sift特征描述符)的实施方案中，这类实施方案可减少功率使用并且增加计算速度及效率。cv特征计算块595为用于基于存储于第二硬件扫描窗口阵列中的值执行计算机视觉计算的硬件装置的一实例。图6说明用于在将像素读取到线缓冲器之前任选地平均像素阵列505(例如，图5a或5b中所展示的像素阵列505)中的像素值的硬件实施。图6中展示来自像素阵列505的四个相邻像素(例如，作用中像素图像传感器610)的说明性实例，在图6中出于说明的目的将所述像素展示为160乘160像素阵列。行短接线620及列短接线630可能位于作用中像素图像传感器610中间。另外，每一像素内的电路可分别经由横跨行短接线及列短接线中的每一者的两个晶体管彼此耦合。所述晶体管可充当“交换器”以(例如)连接来自邻近像素的电荷存储元件(例如，短接所述光电二极体)以平均各像素的传感器读数。在一些实施方案中，在将像素读取到(图5a及5b的)线缓冲器之前，2×2像素块可经组合为单一值，借此降低图像的分辨率。一旦完成此操作，那么可将经降低分辨率的图像扫描到扫描窗口阵列515(参看图5)。如本文中其它处所描述，扫描经降低分辨率的图像可包含跳过行及列。在一些实施方案中，降低分辨率、将较低分辨率图像扫描到扫描窗口阵列、使用计算机视觉特征计算块560(参看图5)执行计算机视觉特征计算以及随后针对另一甚至更低分辨率重复所述过程可为有利的。在这种情况下，即使组合为相消性的，仍可完成进一步分辨率降低以用于一些(而非全部)较低分辨率。举例来说，当通过组合2×2像素块降低分辨率时，通过将所述2×2像素块与其邻近的2×2块中的三个组合以随后建立4×4像素块，后续进一步降低分辨率是可能的。如其它处所描述，可接着将此4x经降低分辨率的图像扫描到扫描窗口阵列，且可接着执行计算机视觉特征计算。分辨率的后续降低还可能达到8x(通过随后组合邻近的4×4块以建立8×8像素块)到16x(通过随后组合邻近的8×8块以建立16×16像素块)等。还应理解，还可在像素阵列505中针对3x降低、随后6x降低、随后12x降低等完成分辨率降低。当分辨率在像素阵列505中以所描述的方式降低时，应理解，可在使用块560执行计算机视觉特征计算之前在扫描窗口阵列515中执行进一步分辨率降低。将从像素阵列505读出的完整分辨率或降低分辨率的图像与扫描窗口阵列515中的降低组合可在计算机视觉特征计算之前提供1x与2x之间、2x与4x之间、4x与8x之间等的中间分辨率降低。应理解，在以上论述中，例如对于2×2像素块来说，在多色图像(例如，rgb图像)的情况下，组合或平均像素意谓分别组合2×2像素块中的红色通道以获得单一组合红色值，分别组合2×2像素块中的绿色通道以获得单一组合绿色值，以及分别组合2×2像素块中的蓝色通道以获得单一组合蓝色值。因此，针对单色图像组合或平均像素将意谓组合或平均2×2像素块产生块的单一组合值；然而，例如，在rgb图像的情况下组合或平均像素将意指组合或平均2×2像素块产生三个独立值，经组合r、经组合g及经组合b。类似地，组合或平均任何大小的像素块可产生多个值(并非只是一个)，所述数目等于图像中的色彩通道的数目，并非只是一个单一经组合值。在此实例中，可启用行短接线620及列短接线630两者，从而完成晶体管电路且使四个像素中的每一者彼此短接。因此，四个像素中的每一者可呈现四个像素的平均的像素值。此过程可能针对像素阵列505中的每一像素而发生，且不必需要以如所描述的2×2方式进行。在所描述的特定实例中，如果所有像素以2×2方式短接，那么相邻列可具有相同像素值。举例来说，行一及行二可具有相同值，行三及行四可具有相同值等。在一些实施方案中，可通过将像素短接以用于局部平均且再次将其读出来完成图像的缩放。举例来说，如果像素阵列为560×560像素，那么图像的分辨率可从560×560到80×80变化。如果仍需要更低的分辨率(例如，40×40)，那么可重复此过程。可理解，读出更低分辨率的像素为可选的，且关于图5所描述的实施方案仍可提供优于现有解决方案的优点而甚至无需读出更低分辨率的像素。举例来说，相较于在整个像素阵列上进行cv计算的系统，一个益处可为减少cv计算块的复杂度。在一些实施方案中，可任选地需要在上文所描述的组合、平均或缩放之后恢复像素阵列505中的原始分辨率。在此情况下，每一像素可具有取样保持正缓冲器电路以允许在所描述的相消性组合操作之后在每一像素处的原始像素值的复原。举例来说，此可允许如上文所描述的从1x(完整分辨率)到2x(分辨率的一半)到4x(分辨率的四分之一)到8x(分辨率的八分之一)等的一连串分辨率降低，随后接着在恢复原始值之后用1x(完整)分辨率图像、3x(三分之一)分辨率图像、6x(六分之一)分辨率图像；或1x(完整)分辨率图像、5x(五分之一)分辨率图像、10x(十分之一)分辨率图像等中的任何一或多者扫描图像。图7说明用于线缓冲器525的硬件实施。可通过使用取样及保持电路710(用于每一像素)连同像素阵列的水平读数以像素值填充线缓冲器525。在此实例中，线缓冲器可由32个线组成。如上文所描述，行缓冲器(经由来自逻辑、存储器及微处理器块的输入)可能从像素阵列选择一行由第一行驱动器读取。可经由来自第二行驱动器520的行线选择720选择来自像素阵列的所需行中的像素。第二行驱动器可随后将行写入到线缓冲器525。取样及保持电路710(用于每一像素)可随后取样并保持从所需行读取的每一像素。在读取所有所需行并将其写入到线缓冲器525后，列驱动器540即可随后经由列线选择730从线缓冲器525选择填充扫描窗口阵列515所需要的所需列。在一些实施方案中，可随后将用以填充扫描窗口阵列515的来自线缓冲器525的所需像素馈送到第一多路复用器540而无需介入模/数转换器。此可经由源极随耦器或缓冲器740完成。如上文所描述，线缓冲器525中的像素可能遭受水平及/或垂直裂缝。在下文中进一步详细描述用以修补水平及/或垂直裂缝的硬件。然而，如其它处所提及，在数字扫描窗口阵列515的实施方案中，模/数转换器可在随后将数字值馈送到第一多路复用器540之前首先将模拟值转化为所述数字值。图8说明用于校正线缓冲器525中的图像的水平及/或垂直裂缝的硬件实施。第一多路复用器540可能恢复线缓冲器525中的行的线次序以便校正水平裂缝。在一些实施方案中，经配置以与本文中所描述的硬件实施介接的软件应用程序可察觉线缓冲器525中的水平裂缝位于何处。软件可将裂缝的位置的值(例如，m)提供到第一多路复用器540(例如，提供指令以移位m)。在一些实施方案中，第一多路复用器540可能能够将输出从线缓冲器移位最多31个线(例如，通过使电路移位16、8、4、2以及1)。在裂缝位置为1(例如，m＝1)的情况下，第一多路复用器540可使线移位m。可理解，可在将另一多路复用器新增在线缓冲器525(未展示)之后的情况下以相同方式校正垂直裂缝。扫描窗口阵列515现可将来自像素阵列的图像的复本保持在指定位置处。图像的所需位置可用本文中所描述的硬件电路以光栅方式扫描，或在一些实施方案中可经软件控制。另外，出于跟踪的目的，图像的所需位置可按需求变化。在一些实施方案中，类似于传统相机传感器，本文中所描述的硬件电路也可用于基于强度的图像读出。硬件中的多块计算机视觉特征实施在一些实施方案中，本文中所描述的硬件电路还可包含可配置组合电路。可配置组合电路可耦合到多个存储元件，且可实现硬件中的多块计算机视觉特征计算。图9说明局部二进制模式(lbp)计算机视觉特征实施。展示九个像素的群组910，其中一个像素被其余八个像素环绕。邻近像素可用以计算lbp。对于每一像素来说，所述像素可与其八个邻近像素(在其左上方、左中、左下方、右上方等)中的每一者比较。在中央像素的值大于邻近像素的值的情况下，可将邻近像素值写入为一。否则，可将邻近像素的值写入为零，展示为元素912。可自八个邻近像素的值获得8数字二进制数。可随后在由九个像素组成的单元上计算出现的每一8数字二进制数的频率的直方图(例如，哪些像素小于中央像素及哪些大于中央像素的每一组合)，如元素920中所展示。在一些情况下，可最优地标准化直方图。可在窗口内的所有单元上执行类似操作，且可连接所有单元的直方图，920中所展示。此可允许获得窗口的特征向量。随后可使用机器学习算法处理特征向量以分类图像以用于面部识别或其它对象分析。像素可存储于硬件阵列(例如，扫描窗口阵列)内，所述硬件阵列包含沿硬件阵列的第一维度(例如，行)及第二维度(例如，列)布置的多个存储元件。存储元件中的每一者可存储模拟或数字像素值。存储元件可(例如)在一些实施方案中为电容器或在数字实施中为能够存储数字值的硬件阵列(例如，随机存取存储器(ram)阵列)。在一些实施方案中，硬件扫描窗口阵列可允许求和或平均像素值以产生块内的像素的总和或平均值。在一个实例方案中，此可能以例如参考图5b所论述的那些实施方案来完成，在图5b中积分图像的样本窗口(或原始图像的样本窗口的积分图像)存储于硬件扫描窗口阵列中，从而允许在计算上高效地计算像素值的平均值或总和。在其它实施方案中，硬件扫描窗口阵列可包含允许阵列内或阵列外的块的求和或平均的电路。在各种方法中，可为大小变化的块(2乘2像素、3乘3像素、4乘4像素等)计算像素值的加权总和或平均值。在一些实施方案中，可组合、求和或平均大小为11乘11像素或更大的块或单元。可随后在包括(例如)3块乘3块单元的单元上在硬件中执行lbp运算，如元素930中所展示。另外，多块lbp(与像素级别lbp对照，如上文所描述)可用于更为稳固的特征向量。出于论述的简易性，其余公开内容将在来自像素块或单元的经平均像素值的上下文中论述lbp及多块lbp，但应理解，像素值的加权总和或其它组合也可代替像素值平均值而用于各种实施方案中。多块lbp可首先获得用于块中的所有像素的平均像素值。举例来说，在930中，左上方块有具有以下像素值的六个像素：6、8、8、6、7、7(顺时针方向)。多块lbp可首先计算这六个像素的平均值，所述平均值为7。可针对窗口内的每一块重复此运算。举例来说，所展示的窗口中的像素的平均值为7、8、12、8、9、11、6、20及19。随后可在多块单元上通过将块处理为“像素”来执行传统lbp运算，例如，将值零或一写入到环绕中央块的邻近块。如图式中可见，lbp运算的结果产生下列写入值：0、0、1、0、1、0、1、1。传统lbp运算随后可如上文所描述继续。元素930中所说明的实例应理解为任选地包含一些定限。举例来说，在一些实施方案中，在环绕具有平均值9的中央块的块上的lbp运算将针对比值9大某一阈值的块产生结果“1”(或其它二进制数)。类似地，在一些实施方案中，可同时或独立执行定限，以使得在环绕具有平均值9的中央块的块上的lbp运算将针对比值9小某一阈值的块产生结果“0”(或其它二进制数)。在lbp的一些变体中，例如局部三元模式(ltp)，可执行定限，以使得在环绕具有平均值9的中央块的块上的lbp运算将产生以下三个值中的一者：针对比中央块小某一值的块为“-1”，针对与中央块的值相比在阈值内的块为“0”，或针对比中央块大所述阈值的块为“1”。以类似方式，例如带符号梯度直方图(hsg)的其它计算机视觉算法可得益于多重像素值的块级别平均。下文中进一步详细描述用于多块lbp的一些硬件实施。图10a说明用于多块计算机视觉特征实施的硬件实施。可将关于图10a所描述的硬件提供为扫描窗口阵列(swa)，所述扫描窗口阵列保持由重叠于较大图像上的滑动样本窗口定义的较大图像的子图像的内容。在一些实施方案中，可使扫描窗口阵列图像在硬件中作为对应于像素值的电容器的阵列上的电荷可用。扫描窗口阵列图像可能含有水平及/或垂直裂缝，所述裂缝可为产生自从原始图像读取扫描窗口图像的伪影。此外，在将子图像从较大阵列(例如，作为光学传感器或相机传感器系统的一部分的像素阵列)扫描到swa之前，可组合或平均像素阵列的像素值，或可已减小像素阵列中的图像的原始分辨率。因此，本文中所描述的任何像素值组合或平均可表示与原始分辨率有关的图像的分辨率进一步降低。这对于一些计算机视觉特征计算或运算可为有利的。如果通过硬件使swa可用，那么在一个实施方案中，例如将使用电路执行存储像素值及计算机视觉计算的swa的实施方案，可将像素值存储为在从与每一像素相关联的取样及保持缓冲器充电的电容器1010(例如，1010a、1010b、1010c、1010d)上的电荷(参看图10b，为了清楚起见图10a中未展示)。图10a展示多个电容器1010，每一电容器1010与一像素相关联且通过保持电荷来存储像素值。可通过驱动列短接线1030a、1030b、1030c、1030d或行短接线1020来启动晶体管。举例来说，如果驱动图中最左边的列短接线1030a，那么可将上部行中的最左电容器1010a短接到上部行中的左起第二电容器1010b，且可将下部行中的最左电容器1010e短接到下部行中的左起第二电容器1010f。经短接的像素的值可被读出并且馈送到可选择所需相关像素值的多路复用器。电容器可由耦合到电容器的可配置组合电路控制。可配置电路可根据不同组合模式以在硬件中组合来自电容器的多重像素值以产生组合像素值(例如，参看图10c)。可配置电路为用于根据第一组合模式组合某一多重像素值以产生组合像素值的第一集合的硬件装置的一实例。这类组合像素值可表示因此组合的像素值的平均值。可理解，可在扫描窗口阵列的任何维度上执行像素值的组合。举例来说，可组合(例如，平均)扫描窗口阵列内的2×2、3×3、4×4、5×5、或n×n块内的像素值。更一般来说，还可组合(例如，平均)扫描窗口阵列内的1×2、2×1、2×3、3×2、3×4、4×3或m×n(其中m或n也可等于1)像素块内的像素值。虽然图10a中所展示的阵列为电容器的4乘4阵列，但应理解，swa可取决于应用而为更大的。在一些实施方案中，swa可为32×32阵列。在一些实施方案中，swa可为矩形且可为m×n阵列。可配置电路可包含行短接线(例如，可操作以沿行连接相邻电路元件的第一可控制连接件)及列短接线(例如，可操作以沿列连接相邻电路元件的第二可控制连接件)。电路可允许基于组合模式对多重像素值中的一些进行第一相消性组合以产生组合像素值的集合。阵列中的电容器可随后再加载有来自取样及保持正缓冲器电路的数据(参看图10b)。可针对其它像素的后续组合根据另一组合模式重复相消性的组合。可理解，其它像素未必意指互相排斥的像素。举例来说，新的像素群组可包含来自先前组合操作的一或多个像素。像素值的组合可针对包括正经连接的相邻传感器元件的块产生平均像素值。例如，可能需要在cv特征计算之前组合2×2像素块。随后，可能需要在cv特征计算之前组合3×3像素块。由于像素值组合为相消性的(例如，如上文关于图10a所描述短接电容器)，在已执行2×2像素块组合之后执行3×3像素块组合恢复swa内的原始像素值。在执行相消性的组合或平均之后，如图10b中所展示的取样及保持正缓冲器电路1050允许原始像素值的恢复。图10c说明连接到标记为lbp的计算机视觉(cv)特征计算块1080的swa，但应理解，可在硬件中执行其它计算机视觉特征计算运算(例如，hsg、fast角点或类哈尔特征)。多路复用器(mux)1070可用于在局部二进制模式(lbp)1080或其它基于硬件的cv特征计算之前处理在swa中表示的图像中的裂缝。还应值得注意，本文中所描述的swa1060允许在基于硬件的cv特征计算之前像素的临时存储、可能的组合及/或平均或再布置。在以上论述中，假定图像中的每一像素值具有单一值，如在单色图像中。然而，应理解，对于多色图像，像素将不具有单一值，而是将具有多个值(例如，在(红色-绿色-蓝色)rgb图像的情况下的三个值)。因此，在rgb图像的实例中，上文所描述的swa1060可实际上为包括以下三个子阵列的扫描窗口：红色swa、绿色swa及蓝色swa(图10c中并未说明为独立子阵列)。图10c中所展示的计算机视觉特征计算块(标记为“lbp”)1080可由不同色彩通道swa共享，或不同色彩可具有专用计算机视觉特征计算块。类似地，所说明的mux1070可被共享或每一色彩可具有专用mux1070。此外，应理解，在以上论述中，例如对于2×2像素块来说，在多色图像(例如，rgb图像)的情况下，组合或平均像素意指分别组合2×2像素块中的红色通道以获得单一组合红色值，分别组合2×2像素块中的绿色通道以获得单一组合绿色值，以及分别组合2×2像素块中的蓝色通道以获得单一组合蓝色值。因此，对于单色图像来说，组合或平均像素将意谓组合或平均2×2像素块以针对块产生单一组合值；然而，例如，在rgb图像的情况下组合或平均像素将意谓组合或平均2×2像素块产生三个独立值，块的经组合r值、块的经组合g值及块的经组合b值。类似地，组合或平均任何大小的像素块可产生多个值(并非只是一个)，所述数目等于图像中的色彩通道的数目。在swa正基于以来自传感器阵列的传感器读数为基础的像素值存储积分图像的一部分的实施方案中，应理解，swa还可包含为每一色彩通道保持积分图像的三个子阵列。在一些实施方案中，由于使用循环线缓冲器以用来自硬件传感器阵列的值填充扫描窗口阵列，组合可适当地处理存在于存储于扫描窗口阵列中的图像中的垂直及/或水平裂缝，如图10d中所说明。举例来说，如果垂直裂缝位于电容器1010a与1010b之间，那么可短接像素值1010b及1010c且可短接像素值1010d及1010a(参看图10a)。可随后使用多路复用器以按正确次序(例如，开始于1010b处)读取列值。举例来说，如图10d中所展示对于垂直裂缝1092，单一块内的像素包含最末列(swa的极右侧)中的像素及前两列(swa的极左侧)中的像素；因此当在此情况下在块中短接所有像素时，极右侧上的一些像素将与极左侧上的像素短接。类似地，对于垂直及水平裂缝两者1094的所展示的实例来说，待平均的单一块内的像素包含在前两行中及在底部行中的像素。在此实例中，可随后通过短接来自所有四个角点的像素(左上方中的2×2像素群将与右上角中的2×1像素群组及右下角中的1×1像素以及左下角中的1×2像素群组短接)来平均横跨角点的块。一旦电容器经短接，且针对扫描窗口阵列内的每一块内的每一像素判定平均像素值，那么可执行多块lbp运算或任何其它计算机视觉运算(参看图10c)。扫描窗口阵列中的经组合(例如，平均)像素值可由多路复用器适当地选择且随后经馈送到多块lbp电路(或其它cv特征计算电路)。通过以硬件实施多块lbp，在swa内的不同位置及/或不同大小(经组合或平均的像素数目)的块的情况下可多次执行lbp运算。举例来说，如图11中所展示，多个块的大小可能不同。在实例1110中，块表示3×3像像素群组的组合，且存在3×3块单元。在实例1120中，块表示3×1像素群组的组合，且存在3×3块单元。实例1110及1120可(例如)用于lbp或hsg硬件cv特征计算中。在实例1130中，块表示3×3像素群组的组合，且存在1×2块单元。在一些实施方案中，计算机视觉运算为可选的。在一些实施方案中，针对其它类型的cv特征(例如，类哈尔特征)可使用相同原理来实施多个电路变体。软件应用程序可按需要打开所需电路变体。在一些实施方案中，模/数转换器(adc)可用于像素强度读出。可理解，可新增任何其它电路元件以用于进一步处理(例如，卷积、深度学习等)。可以隔离形式或以组合形式使用这些额外电路元件。可使用耦合到可配置组合电路的计算机视觉计算电路执行多块lbp。计算机视觉计算电路可基于组合像素值在硬件中执行计算机视觉计算。计算机视觉计算电路为以用于执行计算机视觉计算的硬件装置的一实例。在图10a的扫描窗口阵列(swa)中，将晶体管展示为实现短接沿行相邻的电容器(例如，短接电容器1010a及1010b)或短接沿列相邻的电容器(例如，短接电容器1010a及1010e)。然而，应理解，晶体管可经布置以允许其它形式的组合像素值。举例来说，晶体管可经配置以进一步允许对角地组合电容器。在此实施方案中，可提供晶体管(未展示)以短接(例如)电容器1010a与电容器1010f。此可允许相对于swa成一角度的块的计算(举例来说，所展示的重叠于swa上的3块乘3块单元可相对于swa成一角度)。图12为用于隔离硬件中的像素值的方法的流程图1200。在框1210中，可经由多个像素产生基于环境状况的传感器读数。可沿硬件传感器阵列的至少第一维度及第二维度布置多个像素。硬件传感器阵列可为相机的传感器。举例来说，在图5中，像素阵列(例如，硬件传感器阵列)存储基于环境状况的像素值。在此实例中，将表示妇女的肖像的像素值存储于像素阵列中。在一些实施方案中，硬件传感器阵列还可包含耦合到多个像素的可配置组合电路，可配置组合电路可操作以根据至少一个组合模式在硬件中组合来自多个像素的多个传感器读数以产生像素值。可配置组合电路可包含可操作以沿硬件传感器阵列的第一维度连接相邻像素的第一多个可控制连接件及可操作以沿硬件传感器阵列的第二维度连接相邻像素的第二多个可控制连接件。当相邻像素经连接时，可在正连接的相邻像素中的每一者处产生平均像素值。可理解，就流程图1200来说，执行平均可为可选的。在框1220中，可将基于来自硬件传感器阵列的一或多个传感器读数的像素值存储于硬件扫描窗口阵列内的多个存储元件内。可沿硬件扫描窗口阵列的至少第一维度及第二维度布置多个存储元件。举例来说，在图5a中，将基于来自像素阵列的传感器读数的像素值的一部分存储于扫描窗口阵列中。在框1230中，可经由用于系统地传送像素值的外围电路使待存储的不同窗口的像素值得以存储。将在不同时间存储于硬件扫描窗口阵列中的像素值可基于来自硬件传感器阵列的传感器读数。在一些实施方案中，外围电路可包含线缓冲器，所述线缓冲器包括沿所述线缓冲器的至少第一维度及第二维度布置的多个存储元件，线缓冲器的第一维度小于硬件传感器阵列的第一维度，线缓冲器的第二维度等于硬件传感器阵列的第二维度。举例来说，在图5中，第一行驱动器、第二行驱动器及列驱动器使来自像素阵列的像素值被存储于线缓冲器中。在框1240中，可将信号提供到外围电路以控制像素值到硬件扫描窗口阵列的传送。可经由耦合到硬件传感器阵列、硬件扫描窗口阵列及外围电路的控制逻辑提供信号。举例来说，在图5中，逻辑、存储器、微处理器块发送信号到第一行驱动器及第二行驱动器、列驱动器及第一多路复用器以将像素值传送到硬件扫描窗口阵列中。在一些实施方案中，控制逻辑可能能够通过替换线缓冲器中的最旧行的像素值，将来自硬件传感器阵列的下一行的像素值存储到线缓冲器中，借此在由存储于线缓冲器中的像素值表示的图像中沿行方向引入不连续性。然而，外围电路可包含定位于线缓冲器与硬件扫描窗口阵列之间的交换电路，交换电路能够交换行排序同时将像素值从线缓冲器传送到硬件扫描窗口阵列，借此在由存储于线缓冲器中的像素值表示的图像中沿行方向移除不连续性。举例来说，在图5中，第一多路复用器充当能够交换行排序的交换电路。此外，在一些实施方案中，外围电路还可包含定位于硬件扫描窗口阵列与计算机视觉特征计算块之间的交换电路，交换电路能够交换行排序同时将像素值从硬件扫描窗口阵列传送到计算机视觉特征计算块，借此在由存储于硬件扫描窗口阵列中的像素值表示的图像中沿列方向移除不连续性。举例来说，在图5中，第二多路复用器充当能够交换列排序的交换电路。在一些实施方案中，方法还可包含根据第一组合模式经由耦合到多个存储元件的可配置组合电路组合某一多重像素值以产生组合像素值的第一集合，同时维持多重像素值以用于根据第二组合模式后续组合另一多重像素值以产生组合像素值的第二集合。举例来说，在图9中，根据第一组合模式及第二组合模式组合不同像素值。在一些实施方案中，组合像素值的第一集合及第二集合可包含组合像素值的平均值。替代地，组合像素值可包含组合像素值的总和。在另一实施方案中，组合像素值可包含在组合像素值中最大的像素值。在一些实施方案中，方法可进一步包含经由耦合到可配置组合电路的计算机视觉计算电路执行计算机视觉计算。计算机视觉计算可包含基于组合像素值的第一集合的第一计算机视觉计算及基于组合像素值的第二集合的第二计算机视觉计算，作为多块局部二进制(lbp)运算的一部分。举例来说，在图9中，在组合像素值上执行多块lbp运算。图13说明移动装置1305的实施方案，所述移动装置可使用如上文所描述的传感器系统。应注意，图13仅意在提供各种组件的一般化说明，可在适当时利用所述组件中的任一者或全部。可注意，在一些情况下由图13所说明的组件可局限于单一物理装置及/或分布在各种网络化装置之间，所述网络化装置可安置于不同物理位置处。移动装置1305展示为包括可经由总线1306电耦合(或可在适当时以其它方式通信)的硬件元件。硬件元件可包含处理单元1310，所述处理单元可包含(但不限于)一或多个通用处理器、一或多个专用处理器(例如，数字信号处理(dsp)芯片、图形加速度处理器、专用集成电路(asic)及/或类似者)及/或其它处理结构或装置。如图13中所展示，取决于所需功能性，一些实施方案可具有单独的dsp1320。移动装置1305还可包含：一或多个输入装置1370，所述一或多个输入装置可包含(但不限于)触摸屏、触摸板、麦克风、按钮、拨号盘、开关及/或类似者；及一或多个输出装置1315，所述一或多个输出装置可包含(但不限于)显示器、发光二极体(led)、扬声器及/或类似者。移动装置1305还可包含无线通信接口1330，所述无线通信接口可包含(但不限于)数据机、网络卡、红外线通信装置、无线通信装置及/或芯片组(例如，蓝牙tm装置、电机电子工程师学会标准(ieee)302.11装置、ieee302.15.4装置、wifi装置、wimax装置、蜂窝式通信设施等)及/或类似者。无线通信接口1330可准许与网络、无线存取点、其它计算机系统及/或本文中所描述的任何其它电子装置交换数据。可经由发送及/或接收无线信号1334的一或多个无线通信天线1332执行通信。取决于所需功能性，无线通信接口1330可包含用以与基地收发器站(例如，蜂窝式网络的基站)存取点通信的独立收发器。这些不同数据网络可包含各种网络类型。另外，无线广域网(wwan)可为码分多址(cdma)网络、时分多址(tdma)网络、频分多址(fdma)网络、正交频分多址(ofdma)网络、单载波频分多址(sc-fdma)网络、wimax(ieee802.16)等等。cdma网络可实施一或多种无线电存取技术(rat)，例如cdma2000、宽带cdma(w-cdma)等。cdma2000包含is-95、is-2000及/或is-856标准。tdma网络可实施全球移动通信系统(gsm)、数字先进移动电话系统(d-amps)或某种其它rat。ofdma网络可利用长期演进(lte)、先进lte等。lte、先进lte、gsm及w-cdma描述于来自3gpp的文献中。cdma2000描述于来自名为“第三代合作伙伴计划2”(3gpp2)的协会的文献中。3gpp和3gpp2文献为公开可用的。无线区域网络(wlan)也可为ieee802.11x网络，且无线个人域网(wpan)可为蓝牙网络、ieee802.15x或一些其它类型的网络。本文中所描述的技术还可用于wwan、wlan及/或wpan的任何组合。移动装置1305可进一步包含传感器1340。这类传感器可包含(但不限于)一或多个加速度计、陀螺仪、相机、磁力计、高度计、麦克风、接近传感器、光传感器及类似者。另外或替代地，传感器1340可包含如图1中所描述的一或多个组件。举例来说，传感器1340可包含像素阵列505及扫描窗口阵列515，且扫描窗口阵列515可连接到计算机视觉特征计算块560、查找表570以及逻辑、存储器及微处理器块580，如在本发明中其它处所描述。逻辑、存储器及微处理器块580可被理解为充当一或多个计算装置，其执行指令以(例如)使不同窗口的像素值存储于硬件扫描窗口阵列515中；或执行使控制信号被提供到外围电路以控制像素值到硬件扫描窗口阵列515的传送的指令。图5a的块580中的微处理器可包含专用于图5a中所展示的传感器系统的微处理器，且此微处理器可将事件发送到移动装置1305的处理单元1310。还应理解，传感器1340还可包含图5b中所说明的外围电路526中的任一者。此外，如参考5b所描述，传感器1340还可包含级联分类器硬件。使用指示与cv计算硬件及硬件扫描窗口阵列的通信的箭头说明的级联分类器还可充当一或多个计算装置，所述一或多个计算装置执行指令以使不同窗口的像素值存储于硬件扫描窗口阵列515中；或执行使控制信号被提供到外围电路以控制像素值到硬件扫描窗口阵列515的传送的指令。移动装置的实施方案还可包含能够使用sps天线1382从一或多个sps卫星接收信号1384的标准定位服务(sps)接收器1380。此定位可用以补充及/或并入有本文中所描述的技术。sps接收器1380可使用常规技术从sps系统(例如，全球导航卫星系统(gnss)(例如，全球定位系统(gps))、伽利略、格洛纳斯、罗盘、日本的准天顶卫星系统(qzss)装置、印度的印度区域导航卫星系统(irnss)、中国的北斗及/或类似者)的spssv提取移动装置的位置。此外，sps接收器1380可用于各种增强系统(例如，基于卫星的增强系统(sbas))，所述增强系统可与一或多个全球及/或区域性导航卫星系统相关联或以其它方式经启用以与一或多个全球及/或区域导航卫星系统一起使用。以实例说明而非限制，sbas可包含提供完整信息、微分校正等的增强系统(例如，广域增强系统(waas)、欧洲地球同步导航重叠服务(europeangeostationarynavigationoverlayservice；egnos)、多功能卫星增强系统(multi-functionalsatelliteaugmentationsystem；msas)、gps辅助式地理增强导航或gps及地理增强导航系统(gpsaidedgeoaugmentednavigationorgpsandgeoaugmentednavigationsystem；gagan)及/或类似者)。因此，如本文中所使用，sps可包含一或多个全球及/或区域导航卫星系统及/或增强系统的任何组合，且sps信号可包括sps、类sps及/或与这类一或多个sps相关联的其它信号。移动装置1305可进一步包含存储器1360及/或与存储器1360通信。存储器1360可包含(但不限于)本地及/或网络可存取存储器、磁盘驱动器、驱动器阵列、光学存储装置、固态存储装置(例如，随机存取存储器(“ram”)及/或只读存储器(“rom”)，其可为可编程的、闪存可更新的)和/或类似者。这类存储装置可经配置以实施任何适合的数据存储器，其包含(但不限于)各种文件系统、数据库结构及/或类似者。移动装置1305的存储器1360还可包括软件元件(未展示)，其包含操作系统、装置驱动器、可执行程序库及/或其它代码(例如，一或多个应用程序)，所述软件元件可包括由各种实施方案提供的计算机程序，及/或可经设计以实施由其它实施提供的方法及/或配置由其它实施提供的系统，如本文中所描述。在一方面中，随后，此等代码及/或指令可用以配置及/或调适通用计算机(或其它装置)以根据所描述的方法执行一或多个操作。所属领域的技术人员将显而易见，可根据特定要求作出实质性变化。举例来说，还可使用定制硬件，及/或可以硬件、软件(包含便携式软件，例如，小程序等)或两者实施特定元件。此外，可使用到其它计算装置(例如，网络输入/输出装置)的连接。参考随图，可包含存储器的组件可包含非暂时性机器可读媒体。如本文中所使用，术语“机器可读媒体”及“计算机可读媒体”指代参与提供使机器以特定方式操作的数据的任何存储媒体。在上文所提供的实施方案中，各种机器可读媒体可能参与将指令/代码提供到处理单元及/或其它装置以用于执行。另外或替代地，机器可读媒体可用以存储及/或携载这类指令/代码。在许多实施方案中，计算机可读媒体为物理及/或有形存储媒体。此媒体可采取许多形式，包含(但不限于)非易失性媒体、易失性媒体及传输媒体。常见形式的计算机可读媒体包含(例如)磁性及/或光学媒体、打孔卡片、纸带、具有孔图案的任何其它物理媒体、ram、prom、eprom、flash-eprom、任何其它存储器芯片或盒式磁盘、如下文中所描述的载波，或计算机可从其读取指令及/或代码的任何其它媒体。本文中所论述的方法、系统及装置为实例。各种实施方案可适当地省略、取代或新增各种程序或组件。举例来说，可在各种其它实施方案中组合关于某些实施方案所描述的特征。可以类似方式组合实施方案的不同方面及元件。本文所提供的图式的各种组件可以硬件及/或软件体现。并且，技术发展，且因此许多元件为并不将本发明的范围限制于那些特定实例的实例。已证实，主要出于普遍使用的原因，有时将这类信号称为位、信息、值、元素、符号、字符、变量、术语、数字、编号或类似者为方便的。然而，应理解，所有这些或类似术语应与适当物理量相关联且仅为方便的标记。除非另外确切地陈述，否则从以上论述显而易见，应了解，贯穿本说明书的使用例如“处理”、“计算”、“演算”、“判定”、“确定”、“辨识”、“关联”、“测量”、“执行”或类似者的论述指代特定设备(例如，专用计算机或类似专用电子计算装置)的动作或过程。因此，在本说明书的上下文中，专用计算机或类似专用电子计算装置能够操纵或变换信号，所述信号通常表示为专用计算机或类似专用电子计算装置的存储器、寄存器或其它信息存储装置、传输装置或显示装置内的物理电子、电气或磁性量。如本文所使用，术语“及”以及“或”可包含各种含义，所述含义还预期至少部分取决于使用此等术语的上下文。通常，“或”如果用以关联一个列表(例如，a、b或c)，那么意图意指a、b及c(此处以包含性意义使用)，以及a、b或c(此处以排它性意义使用)。另外，如本文中所使用，术语“一或多个”可用于以单数形式描述任何特征、结构或特性，或可用以描述特征、结构或特性的一些组合。然而，应注意，此仅为说明性实例，且所主张的标的物不限于此实例。此外，术语“中的至少一者”如果用以关联一列表(例如，a、b或c)，那么可解释为意指a、b及/或c的任何组合(例如，a、ab、aa、aab、aabbccc等)。在已描述若干实施方案后，可在不脱离本发明的精神的情况下使用各种修改、替代性构造及等效物。举例来说，以上元件可仅为较大系统的组件，其中其它规则可优先于本发明的应用或以其它方式修改本发明的应用。并且，可在考虑以上要素之前、期间或之后进行许多步骤。因此，以上描述并不限制本发明的范围。应理解，所公开过程中的步骤的特定次序或层次为例示性方法的说明。基于设计偏好，应理解，可重新布置过程中的步骤的特定次序或层次。此外，可组合或省略一些步骤。随附方法权利要求以样本次序呈现各种步骤的要素，且并非意指受限于所呈现的特定次序或层次。提供先前描述以使所属领域的技术人员能够实践本文中所描述的各种方面。对这些方面的各种修改对所属领域的技术人员来说将为显而易见的，且本文中所定义的一般原理可应用于其它方面。此外，本文中所公开的都不意图专用于公共。当前第1页12当前第1页12