技术总结
本发明涉及一种降低指令级并行处理器功耗的并行度调整算法，包括：利用编译器分析输入的应用程式各个部分的硬件资源和并行度需求量信息，并且得到该应用程式的控制流图CFG和循环层次树LHTs；划分应用程式，把应用程式切割为不同的区域；根据各个区域硬件资源和并行度的需求量以及能量效率，设置各个区域的执行并行度，使整个程式执行过程中，可以根据执行时间的需求调整和改变并行度；编译器重新调度这支程式，每个区域用设置好的并行度进行调度，并在每个区域执行前插入power gating指令，把空闲的硬件资源关断，降低漏电功耗。本发明可以减小漏电功耗对处理器工作性能的影响，提高ILP处理器中硬件资源的利用率。
技术研发人员：梁煜;佟玉凤;张为
受保护的技术使用者：天津大学
文档号码：201610594829
技术研发日：2016.07.21
技术公布日：2017.02.22