外部设备的访问方法及片上系统与流程

本发明涉及嵌入式系统技术领域，尤其涉及一种外部设备的访问方法及片上系统。

背景技术：

片上总线是基于处理器的一种高性能嵌入式系统总线标准，实现处理器与各种系统模块、外部设备、芯片间的互连。

长期以来，在电路设计领域，外部设备采用基于INTEL模式的A/D总线，该总线与片上系统中的总线不兼容，在实现片上系统与外部设备的连接访问时一般需要经过多次缓存控制，从而增加片上系统与外部设备之间的访问时延和降低数据传输速率。

技术实现要素：

本发明的主要目的在于提供一种外部设备的访问方法及片上系统，旨在解决在片上系统访问外部设备时，片上系统与外部设备之间的访问时延高和数据传输速率低的问题。

为实现上述目的，本发明提供一种外部设备的访问方法，所述方法应用于片上系统，所述片上系统包括总线桥接模块，所述片上系统通过所述总线桥接模块连接外部设备，所述外部设备的访问方法包括：

分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；

根据所述操作时延和所述保持时间计算得到调整参数；

在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。

优选地，所述片上系统中的处理器与总线桥接模块通过第一总线相连，所述总线桥接模块与外部设备通过第二总线相连；所述处理器用于通过所述第一总线向所述外部设备发送读信号或写信号，以实现对所述外部设备进行读访问或写访问；

所述在所述片上系统访问所述外部设备时，根据所述调整参数对所述片上系统的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备的步骤包括：

根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据；或者，

根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

优选地，所述根据操作时延和保持时间计算得到调整参数的步骤包括：

根据所述操作时延和所述保持时间，计算得到所述第一总线发送的片选信号的周期；

根据所述周期获得所述片选信号和所述访问信号的调整参数。

优选地，在所述片上系统访问所述外部设备时，根据所述调整参数对所述片上系统的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备的步骤还包括：

获取所述第一总线发送的同步时钟信号；

根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；

根据所述同步时钟信号和所述调整参数调整所述片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。

优选地，所述分别获得所述外部设备和所述片上系统的数据操作时延和保持时间的步骤包括：

分别获取所述片上系统和所述外部设备的数据的访问时序图；

根据所述访问时序图分别获得所述外部设备和所述片上系统的数据操作时延和保持时间。

此外，为实现上述目的，本发明还提供一种片上系统，其特征在于，所述片上系统包括总线桥接模块，所述片上系统通过所述总线桥接模块连接外部设备，所述片上系统还包括：

获取模块，用于分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；

计算模块，用于根据所述操作时延和所述保持时间计算得到调整参数；

总线桥接模块，用于在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。

优选地，所述片上系统与总线桥接模块通过第一总线相连，所述片上系统中的处理器与总线桥接模块通过第一总线相连，所述总线桥接模块与外部设备通过第二总线相连；所述处理器用于通过所述第一总线向所述外部设备发送读信号或写信号，以实现对所述外部设备进行读访问或写访问；

所述总线桥接模块包括：

读访问控制信号单元，用于根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据；或者，

写访问控制信号单元，用于根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

优选地，所述计算模块包括：

计算单元，用于根据所述操作时延和所述保持时间，计算获得所述第一总线发送的片选信号的周期；

第一获取单元，用于根据所述周期获得所述片选信号和所述访问信号的调整参数。

优选地，所述总线桥接模块还包括：

第二获取单元，用于获取所述第一总线发送的同步时钟信号；

所述读访问控制信号单元还用于根据同步时钟信号和所述调整参数调整片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；

所述写访问控制信号单元还用于根据同步时钟信号和所述调整参数调整片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。

优选地，所述获取模块包括：

第三获取单元，用于分别获取所述片上系统和所述外部设备的数据信号的访问时序图；

第四获取单元，用于根据所述访问时序图获得所述外部设备和所述片上系统的数据操作时延和保持时间。

本发明通过分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间计算得到调整参数；在所述片上系统访问所述外部设备时，根据所述调整参数对所述片上系统的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。通过上述方式，所述片上系统通过所述总线桥接模块连接所述外部设备，在分别获得片上系统和外部设备的数据操作时延和保持时间后，根据所述操作时延和所述保持时间计算得到调整参数，总线桥接模块根据所述调整参数调整片上系统的时序，使得片上系统的时序与外部设备的时序能够适配，从而快速的实现了片上系统与外部设备之间的访问，不存在多次缓存控制，因此减少了片上系统与外部设备之间的访问时延和提高了数据的传输速率。

附图说明

图1为本发明外部设备的访问方法第一实施例的流程示意图；

图2为图1中所述分别获得所述片上系统和所述外部设备的数据操作时延和保持时间的细化流程示意图；

图3为图1中所述根据所述操作时延和所述保持时间计算得到调整参数的细化流程示意图；

图4为图1中在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备的细化流程示意图；

图5为本发明外部设备的访问方法第二实施例的流程示意图；

图6为本发明片上系统第一实施例的功能模块示意图；

图7为图6中获取模块的细化功能模块示意图；

图8为图6中计算模块的细化功能模块示意图；

图9为图6中总线桥接模块的细化功能模块示意图；

图10为本发明片上系统第二实施例的功能模块示意图；

图11为本发明实施例中片上系统的示意图；

图12为本发明实施例中总线桥接模块的结构示意图；

图13为本发明实施例中AMBA总线访问时序示意图；

图14为本发明实施例中A/D总线接口读访问时序示意图；

图15为本发明实施例中A/D总线接口写访问时序示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供一种外部设备的访问方法。

参照图1，图1为本发明外部设备的访问方法第一实施例的流程示意图。

所述方法应用于片上系统，所述外部设备的访问方法包括：

步骤S10，分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；

所述片上系统包括总线桥接模块，所述片上系统通过所述总线桥接模块连接外部设备。在本实施例中，所述片上系统如图11所示，所述片上系统包括ARM核CPU、DMA控制器、存储器RAM、总线仲裁器，AMBA总线和总线桥接模块。具体实施中，所述片上系统还可以包括数字信号处理器DSP模块、模拟前端模块、电源模块和功耗管理模块。所述片上系统在访问多个外部设备时，AMBA总线会发送片选信号用于区分外部设备，片上系统根据不同的片选信号访问不同的外部设备。当然，具体实施中也可以只有一个外部设备，这时可以不需要片选信号，只需要所述片上系统向所述外部设备发送的访问信号，片上系统就可以访问外部设备了。所述访问信号包括读访问信号和写访问信号，也可以简称读信号和写信号。所述总线桥接模块如图12所示，所述总线桥接模块包括AHB总线适配模块、A/D总线适配模块、总线读访问控制信号模块、总线写访问控制信号模块、数据/地址总线、AHB总线和A/D总线。在所述片上系统访问所述外部设备时，为了降低访问周期，提高访问效率，将所述AHB总线和所述A/D总线这两组总线的地址总线和数据总线直接相连。所述总线读访问控制信号模块控制片选信号和读信号，所述总线写访问控制信号控制片选信号和写信号。所述外部设备包括但不限于系统模块和芯片。具体实施中还可以包括电脑、打印机和扫描机等。在本实施例中，存在多个所述外部设备。所述操作时延包括访问信号操作时延和片选信号操作时延。所述保持时间包括访问信号保持时间和片选信号保持时间。

具体地，参照图2，图2为图1中所述分别获得所述片上系统和所述外部设备的数据操作时延和保持时间的细化流程示意图。

步骤S10可以包括：

步骤S11，分别获取所述片上系统和所述外部设备的数据的访问时序图；

所述访问时序图包括AMBA总线访问时序图、A/D总线读访问接口时序图和A/D总线写访问接口时序图。

在本实施例中，AMBA总线访问时序图如图13所示，其中包括同步时钟信号HCLK、控制信号Control，数据信号HWDATA、准备完成信号HREADY信号，其中控制信号中包括片选信号CS、读信号R或者写信号W。在进行读访问时，控制信号存在HREADY信号、片选信号CS和读信号R。所述HREADY信号用于指示A/D总线上的读数据已准备好时，通知CPU可采样数据进行回读。在进行写访问时，控制信号片选信号CS和写信号W。A/D总线读访问接口时序图如图14所示，其中包括地址信号A，片选信号CS、读信号R和数据信号D。A/D总线写访问接口时序图如图15所示，其中包括地址信号A，片选信号CS、写信号W和数据信号D。

步骤S12，根据所述访问时序图分别获得所述片上系统和所述外部设备的数据操作时延和保持时间。

根据AMBA总线访问时序图、A/D总线读访问接口时序图和A/D总线写访问接口时序图，获得所述片上系统和所述外部设备的数据操作时延和保持时间。

在本实施例中，根据图14可以得到在读访问时所述外部设备和所述片上系统的数据操作时延和保持时间，其中片选信号的操作时延和保持时间分别为T6s和T6h、读信号的操作时延和保持时间分别为T7d和T7w，数据信号的操作时延和保持时间分别为T12d和T12h。根据图15可以得到在写访问时所述外部设备和所述片上系统的数据操作时延和保持时间，其中片选信号的操作时延和保持时间分别为T6s和T6h，写信号的操作时延和保持时间分别为T13d和T13w，数据信号的操作时延和保持时间分别为T16d和T16h。

步骤S20，根据所述操作时延和所述保持时间计算得到调整参数；

在获得操作时延和保持时间后，再根据得到的操作时延和保持时间计算获得调整参数。

要使得AMBA总线发送的片选信号与访问信号一致，需要调整片选信号的周期使其大于或等于片选信号的保持时间加上访问信号的保持时间。在本实施例中，取片选信号的周期等于片选信号的保持时间加上访问信号的保持时间。具体实施中，片选信号的周期也可以取大于片选信号的保持时间加上访问信号的保持时间的情况。要使得片选信号与访问信号一致，则片选信号和访问信号的调整参数要大于或等于片选信号的周期，使得片上系统在整个访问周期期间都能够访问外部设备。

具体地，参照图3，图3为图1中所述根据所述操作时延和所述保持时间计算得到调整参数的细化流程示意图。

步骤S20可以包括：

步骤S21，根据所述操作时延和所述保持时间，计算得到所述第一总线发送的片选信号的周期；

分别获得片上系统和外部设备数据的操作时延和保持时间后，根据所述操作时延和所述保持时间，通过计算得到片选信号的周期。

所述片选信号包括读访问的片选信号和写访问的片选信号。所述读访问的片选信号的周期为读信号的保持时间加上读数据的保持时间。所述写访问的片选信号的周期为写信号的保持时间加上写数据的保持时间。在本实施例中，根据图14可以得到读信号的保持时间为T7w，数据的保存时间为T12h，通过计算得到读访问的片选信号的周期为T7w+T12h；根据图15可以得到写信号的保持时间为T13w，数据的保存时间为T16h，通过计算得到写访问的片选信号的周期为T13w+T16h。

步骤S22，根据所述周期获得片选信号和访问信号的调整参数。

根据得到的片选信号的周期，获取片选信号和访问信号的调整参数。

具体地，要使得片选信号与访问信号一致，需要调整片选信号的周期使其大于或等于片选信号的保持时间加上访问信号的保持时间。在读访问时，除了获得片选信号和访问信号的调整参数，还需要获得准备完成信号的调整参数。在本实施例中，要使得片选信号与访问信号一致，则片选信号和访问信号的调整参数要大于或等于片选信号的周期。根据图14可以得到，片上系统在进行读访问时，读信号的保持时间为T7w，数据信号的保持时间为T12h，读访问的片选信号的周期为T7w+T12，则所述调整参数则要大于或等于T7w+T12h，在本实施例中，取所述调整参数等于T7w+T12h。具体实施中，调整参数也可以大于T7w+T12h。根据图15可以得到，片上系统在进行写访问时，写信号的保持时间为T13w，数据信号的保持时间为T16h，写访问的片选信号的周期为T13w+T16h，则所述调整参数要大于或等于T13w+T16h，在本实施例中，取所述调整参数等于T13w+T16h。具体实施中，调整参数也可以大于T13w+T16h。

步骤S30，在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。

获得调整参数后，根据所述调整参数对访问信号的时序进行调整，使得片上系统能够根据调整后的时序访问外部设备。

在本实施例中，所述访问信号为所述片上系统向所述外部设备发送的信号。所述片上系统在访问外部设备时，片上系统要经过总线桥接模块，整个总线桥接接口以AMBA侧的ARM核CPU为中心，CPU主动对A/D总线上的外部设备发起访问。片上系统中的CPU通过AMBA总线与总线桥接模块相连，而总线桥接模块通过A/D总线与外部设备相连。总线桥接模块根据所述调整参数调整片选信号和访问信号，使得调整后的片选信号和访问信号的时序符合A/D总线上片选信号和访问信号的时序，将调整后的片选信号和访问信号输出到A/D总线上，这时片上系统访问外部设备，将外部设备中的数据读取到处理器或者将处理器中的数据写入外部设备。

具体地，参照图4，图4为图1中在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备的细化流程示意图。

所述片上系统中的处理器与总线桥接模块通过第一总线相连，所述总线桥接模块与外部设备通过第二总线相连；所述处理器用于通过所述第一总线向所述外部设备发送读信号或写信号，以实现对所述外部设备进行读访问或写访问；步骤S30可以包括：

步骤S31，根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据；

总线桥接模块根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据。

总线桥接模块根据所述调整参数对AMBA总线发送的片选信号和读信号进行调整，并发送到A/D总线，使得片上系统能够访问外部设备，将外部设备内的数据读取到片上系统。所述第一总线为AMBA总线，所述第二总线为A/D总线。

步骤S32，根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

总线桥接模块根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

总线桥接模块根据所述调整参数对AMBA总线发送的片选信号和写信号进行调整，并发送到A/D总线，使得片上系统能够访问外部设备，将所述片上系统的数据写入外部设备。

在本实施例中，通过分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间计算得到调整参数；所述总线桥接模块在所述片上系统访问所述外部设备时，根据所述调整参数对所述片上系统的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。通过上述方式，总线桥接模块将片上系统和外部设备互联，在分别获得所述片上系统和所述外部设备的数据的访问时序图后，通过所述时序图可以获得片上系统和外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间可以计算得到所述片选信号的周期，根据所述片选信号的周期可以获得所述片选信号和所述访问信号的调整参数；总线桥接模块根据调整参数对AMBA总线发送的片选信号和访问信号进行调整，并发送至A/D总线，使得片上系统能够访问外部设备，将外部设备中的数据读取到片上系统或者将片上系统中的数据写入外部设备，从而实现了片上系统与外部设备之间的访问，不存在多次缓存控制，并且AHB总线和A/D总线的数据总线和地址总线总线直接相连，降低了访问周期，提高了访问效率，因此减少了片上系统与外部设备之间的访问时延和提高了数据的传输速率。

进一步地，参照图5，图5为本发明外部设备的访问方法第二实施例的流程示意图。

基于上述实施例，步骤S30还可以包括：

步骤S33，获取所述第一总线发送的同步时钟信号；

获得调整参数以后，再获取所述第一总线发送的同步时钟信号。

具体地，根据AMBA总线访问时序图，即图13，可以得到所述第一总线发送的同步时钟信号HCLK，所述同步时钟信号包含地址相位和数据相位。

步骤S34，根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；

在获得调整参数后，再获取所述第一总线发送的同步时钟信号，根据同步时钟信号和调整参数调整片选信号和读信号的时序。

具体地，根据图13获得同步时钟信号HCLK，然后根据HCLK和调整参数调整片选信号和读信号的时序。在本实施例中，片上系统在进行读访问时，AMBA总线上的控制信号存在片选信号CS、读信号R和准备完成信号HREADY。HERADY信号用于指示A/D总线上的读数据已准备好，通知处理器CPU可采样数据进行回读。根据同步时钟信号和调整参数，总线桥接模块调整AMBA总线发送的片选信号和读信号的时序，使得调整后的片选信号和读信号的时序符合A/D总线上片选信号和读信号的时序，将调整后的片选信号和读信号输出到A/D总线上，这时根据调整后的片选信号和读信号访问外部设备，将外部设备中是数据读取到片上系统。

步骤S35，根据所述同步时钟信号和所述调整参数调整所述片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。

在获得调整参数后，再获取所述第一总线发送的同步时钟信号，根据同步时钟信号和调整参数调整片选信号和写信号的时序。

具体地，根据图13获得同步时钟信号HCLK，然后根据HCLK和调整参数调整片选信号和写信号的时序。在本实施例中，片上系统在进行写访问时，AMBA总线上控制信号存在片选信号CS和写信号W。根据同步时钟信号和调整参数，总线桥接模块调整AMBA发送的片选信号和写信号的时序，使得调整后的片选信号和写信号的时序符合A/D总线上片选信号和写信号的时序，将调整后的片选信号和写信号输出到A/D总线上，这时根据调整后的片选信号和写信号访问外部设备，将片上系统中的数据写入外部设备。

在本实施例中，通过分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间计算得到调整参数；获取所述第一总线发送的同步时钟信号；根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；根据所述同步时钟信号和所述调整参数调整所述片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。通过上述方式，总线桥接模块将片上系统和外部设备互联，在获得片上系统和外部设备的数据的访问时序图后，通过所述时序图获得片上系统和外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间可以计算得到所述片选信号的周期，根据所述片选信号的周期可以获得所述片选信号和所述访问信号的调整参数；根据所述时序图获取同步时钟信号，根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号或写信号的时序，使得调整后的片选信号和读信号或写信号的时序符合A/D总线上片选信号和读信号或写信号的时序，将调整后的片选信号和读信号或写信号输出到A/D总线上，这时访问外部设备，将外部设备中的数据读取到片上系统或者将片上系统中的数据写入外部设备，从而实现了片上系统与外部设备之间的访问。由于本发明采用同步时钟HCLK调整片选信号和读信号或写信号，所述时钟的周期较小，能够进行精确的时序控制，因此可以进一降低片上系统与外部设备之间的访问时延和进一步提高了数据传输效率。

本发明进一步提供一种片上系统。

参照图6，图6为本发明片上系统第一实施例的功能模块示意图。

所述片上系统包括总线桥接模块，所述片上系统通过所述总线桥接模块连接外部设备，所述片上系统还包括：

获取模块10，用于分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；

所述片上系统包括总线桥接模块，所述片上系统通过所述总线桥接模块连接外部设备。在本实施例中，所述片上系统如图11所示，所述片上系统包括ARM核CPU、DMA控制器、存储器RAM、总线仲裁器，AMBA总线和总线桥接模块。具体实施中，所述片上系统还可以包括数字信号处理器DSP模块、模拟前端模块、电源模块和功耗管理模块。所述总线桥接模块如图12所示，所述总线桥接模块包括AHB总线适配模块、A/D总线适配模块、总线读访问控制信号模块、总线写访问控制信号模块、数据/地址总线、AHB总线和A/D总线。在所述片上系统访问所述外部设备时，为了降低访问周期，提高访问效率，将所述AHB总线和所述A/D总线这两组总线的地址总线和数据总线直接相连。所述总线读访问控制信号模块控制片选信号和读信号，所述总线写访问控制信号控制片选信号和写信号。所述外部设备包括但不限于系统模块和芯片。具体实施中还可以包括电脑、打印机和扫描机等。所述片上系统在访问多个外部设备时，AMBA总线会发送片选信号用于区分外部设备，片上系统根据不同的片选信号访问不同的外部设备。当然，具体实施中也可以只有一个外部设备，这时可以不需要片选信号，只需要所述片上系统向所述外部设备发送的访问信号，片上系统就可以访问外部设备了。所述访问信号包括读访问信号和写访问信号，也可以简称读信号和写信号。在本实施例中，存在多个所述外部设备。所述数据操作时延包括访问信号操作时延和片选信号操作时延。所述保持时间包括访问信号保持时间和片选信号保持时间。

具体地，参照图7，图7为图6中获取模块的细化功能模块示意图。

所述获取模块10包括：

第三获取单元11，用于分别根据所述操作时延和所述保持时间，计算获得所述第一总线发送的片选信号的周期；

所述访问时序图包括AMBA总线访问时序图、A/D总线读访问接口时序图和A/D总线写访问接口时序图。

在本实施例中，AMBA总线访问时序图如图13所示，其中包括同步时钟信号HCLK、控制信号Control，数据信号HWDATA、准备完成信号HREADY信号，其中控制信号中包括片选信号CS、读信号R或者写信号W。在进行读访问时，控制信号存在HREADY信号、片选信号CS和读信号R。所述HREADY信号用于指示A/D总线上的读数据已准备好时，通知CPU可采样数据进行回读。在进行写访问时，控制信号片选信号CS和写信号W。A/D总线读访问接口时序图如图14所示，其中包括地址信号A，片选信号CS、读信号R和数据信号D。A/D总线写访问接口时序图如图15所示，其中包括地址信号A，片选信号CS、写信号W和数据信号D。

第四获取单元12，用于根据所述访问时序图分别获得所述外部设备和所述片上系统的数据操作时延和保持时间。

根据AMBA总线访问时序图、A/D总线读访问接口时序图和A/D总线写访问接口时序图，获得所述外部设备和所述片上系统的数据操作时延和保持时间。

在本实施例中，根据图14可以得到在读访问时所述外部设备和所述片上系统的数据操作时延和保持时间，其中片选信号的操作时延和保持时间分别为T6s和T6h、读信号的操作时延和保持时间分别为T7d和T7w，数据信号的操作时延和保持时间分别为T12d和T12h。根据图15可以得到在写访问时所述外部设备和所述片上系统的数据操作时延和保持时间，其中片选信号的操作时延和保持时间分别为T6s和T6h，写信号的操作时延和保持时间分别为T13d和T13w，数据信号的操作时延和保持时间分别为T16d和T16h。

计算模块20，用于根据所述操作时延和所述保持时间计算得到调整参数；

要使得AMBA总线发送的片选信号与访问信号一致，需要调整片选信号的周期使其大于或等于片选信号的保持时间加上访问信号的保持时间。在本实施例中，取片选信号的周期等于片选信号的保持时间加上访问信号的保持时间。具体实施中，片选信号的周期也可以取大于片选信号的保持时间加上访问信号的保持时间的情况。要使得片选信号与访问信号一致，则片选信号和访问信号的调整参数要大于或等于片选信号的周期，使得片上系统在整个访问周期期间都能够访问外部设备。

具体地，参照图8，图8为图6中计算模块的细化功能模块示意图。

所述计算模块20包括：

计算单元21，用于根据所述操作时延和所述保持时间，计算得到所述第一总线发送的片选信号的周期；

分别获得片上系统和外部设备数据的操作时延和保持时间后，根据所述操作时延和所述保持时间，通过计算得到片选信号的周期。

所述片选信号包括读访问的片选信号和写访问的片选信号。所述读访问的片选信号的周期为读信号的保持时间加上读数据的保持时间。所述写访问的片选信号的周期为写信号的保持时间加上写数据的保持时间。在本实施例中，根据图14可以得到读信号的保持时间为T7w，数据的保存时间为T12h，通过计算得到读访问的片选信号的周期为T7w+T12h；根据图15可以得到写信号的保持时间为T13w，数据的保存时间为T16h，通过计算得到写访问的片选信号的周期为T13w+T16h。

第一获取单元22，用于根据所述周期获得片选信号和访问信号的调整参数。

根据得到的片选信号的周期，获取片选信号和访问信号的调整参数。

具体地，要使得片选信号与访问信号一致，需要调整片选信号的周期使其大于或等于片选信号的保持时间加上访问信号的保持时间。在读访问时，除了获得片选信号和访问信号的调整参数，还需要获得准备完成信号的调整参数。在本实施例中，要使得片选信号与访问信号一致，则片选信号和访问信号的调整参数要大于或等于片选信号的周期。根据图14可以得到，片上系统在进行读访问时，读信号的保持时间为T7w，数据信号的保持时间为T12h，读访问的片选信号的周期为T7w+T12，则所述调整参数则要大于或等于T7w+T12h，在本实施例中，取所述调整参数等于T7w+T12h。具体实施中，调整参数也可以大于T7w+T12h。根据图15可以得到，片上系统在进行写访问时，写信号的保持时间为T13w，数据信号的保持时间为T16h，写访问的片选信号的周期为T13w+T16h，则所述调整参数要大于或等于T13w+T16h，在本实施例中，取所述调整参数等于T13w+T16h。具体实施中，调整参数也可以大于T13w+T16h。

总线桥接模块30，用于在所述片上系统访问所述外部设备时，根据所述调整参数对访问信号的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。

获得调整参数后，总线桥接模块对所述片上系统的时序进行调整，使得片上系统能够根据调整后的时序访问外部设备。

在本实施例中，所述访问信号为所述片上系统向所述外部设备发送的信号。所述片上系统在访问外部设备时，片上系统要经过总线桥接模块，整个总线桥接接口以AMBA侧的ARM核CPU为中心，CPU主动对A/D总线上的外部设备发起访问。片上系统中的CPU通过AMBA总线与总线桥接模块相连，而总线桥接模块通过A/D总线与外部设备相连。总线桥接模块根据所述调整参数调整片选信号和访问信号，使得调整后的片选信号和访问信号的时序符合A/D总线上片选信号和访问信号的时序，将调整后的片选信号和访问信号输出到A/D总线上，这时片上系统访问外部设备，将外部设备中的数据读取到处理器中或者将处理器中的数据写入外部设备。

具体地，参照图9，图9为图6中总线桥接模块的细化功能模块示意图。

所述片上系统中的处理器与总线桥接模块通过第一总线相连，所述总线桥接模块与外部设备通过第二总线相连；所述处理器用于通过所述第一总线向所述外部设备发送读信号或写信号，以实现对所述外部设备进行读访问或写访问；所述总线桥接模块包括：

读访问控制信号单元31，用于根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据；

总线桥接模块根据所述调整参数对所述第一总线发送的片选信号和读信号进行调整，并发送至所述第二总线，以读取外部设备的数据。

总线桥接模块根据所述调整参数对AMBA总线发送的片选信号和读信号进行调整，并发送到A/D总线，使得片上系统能够访问外部设备，将外部设备内的数据读取到片上系统。所述第一总线为AMBA总线，所述第二总线为A/D总线。

写访问控制信号单元32，用于根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

总线桥接模块根据所述调整参数对所述第一总线发送的片选信号和写信号进行调整，并发送至所述第二总线，将所述片上系统的数据写入外部设备。

总线桥接模块根据所述调整参数对AMBA总线发送的片选信号和写信号进行调整，并发送到A/D总线，使得片上系统能够访问外部设备，将所述片上系统的数据写入外部设备。

在本实施例中，通过分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间计算得到调整参数；在所述片上系统访问所述外部设备时，根据所述调整参数对所述片上系统的时序进行调整，以使得片上系统根据调整后的时序访问所述外部设备，其中所述访问信号为所述片上系统向所述外部设备发送的信号。通过上述方式，总线桥接模块将片上系统和外部设备互联，在分别获得所述片上系统和所述外部设备的数据的访问时序图后，通过所述时序图可以获得片上系统和外部设备的数据操作时延和保持时间；根据所述操作时延和所述保持时间可以计算得到所述片选信号的周期，根据所述片选信号的周期可以获得所述片选信号和所述访问信号的调整参数；总线桥接模块根据调整参数对AMBA总线发送的片选信号和访问信号进行调整，并发送至A/D总线，使得片上系统能够访问外部设备，将外部设备中的数据读取到片上系统或者将片上系统中的数据写入外部设备，从而实现了片上系统与外部设备之间的访问，不存在多次缓存控制，并且AHB总线和A/D总线的数据总线和地址总线总线直接相连，降低了访问周期，提高了访问效率，因此减少了片上系统与外部设备之间的访问时延和提高了数据的传输速率。

进一步地，参照图10，图10为本发明片上系统第二实施例的流程示意图。

基于上述实施例，所述总线桥接模块30还包括：

第二获取单元33，用于获取所述第一总线发送的同步时钟信号；

获得调整参数以后，再获取所述第一总线发送的同步时钟信号。

具体地，根据AMBA总线访问时序图，即图13，可以得到所述第一总线发送的同步时钟信号HCLK，所述同步时钟信号包含地址相位和数据相位。

读访问控制信号单元31还用于根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；

在获得调整参数后，再获取所述第一总线发送的同步时钟信号，根据同步时钟信号和调整参数调整片选信号和读信号的时序。

具体地，根据图13获得同步时钟信号HCLK，然后根据HCLK和调整参数调整片选信号和读信号的时序。在本实施例中，片上系统在进行读访问时，AMBA总线上的控制信号存在片选信号CS、读信号R和准备完成信号HREADY。HERADY信号用于指示A/D总线上的读数据已准备好，通知处理器CPU可采样数据进行回读。根据同步时钟信号和调整参数，总线桥接模块调整AMBA总线发送的片选信号和读信号的时序，使得调整后的片选信号和读信号的时序符合A/D总线上片选信号和读信号的时序，将调整后的片选信号和读信号输出到A/D总线上，这时根据调整后的片选信号和读信号访问外部设备，将外部设备中是数据读取到片上系统。

写访问控制信号单元32还用于根据所述同步时钟信号和所述调整参数调整所述片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。

在获得调整参数后，再获取所述第一总线发送的同步时钟信号，根据同步时钟信号和调整参数调整片选信号和写信号的时序。

具体地，根据图13获得同步时钟信号HCLK，然后根据HCLK和调整参数调整片选信号和写信号的时序。在本实施例中，片上系统在进行写访问时，AMBA总线上控制信号存在片选信号CS和写信号W。根据同步时钟信号和调整参数，总线桥接模块调整AMBA发送的片选信号和写信号的时序，使得调整后的片选信号和写信号的时序符合A/D总线上片选信号和写信号的时序，将调整后的片选信号和写信号输出到A/D总线上，这时根据调整后的片选信号和写信号访问外部设备，将片上系统中的数据写入外部设备。

在本实施例中，获取模块10通过分别获得所述片上系统和所述外部设备的数据操作时延和保持时间；计算模块20根据所述操作时延和所述保持时间计算得到调整参数；第二获取单元33获取所述第一总线发送的同步时钟信号；读访问控制信号单元31根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号的时序，并根据调整后的片选信号和读信号的时序访问所述外部设备；写访问控制信号单元32根据所述同步时钟信号和所述调整参数调整所述片选信号和写信号的时序，并根据调整后的片选信号和写信号的时序访问所述外部设备。通过上述方式，总线桥接模块将片上系统和外部设备互联，第三获取单元11在获得片上系统和外部设备的数据的访问时序图后，第四获取单元122通过所述时序图获得片上系统和外部设备的数据操作时延和保持时间；计算单元21根据所述操作时延和所述保持时间可以计算得到所述片选信号的周期，第一获取单元22根据所述片选信号的周期可以获得所述片选信号和所述访问信号的调整参数；第二获取单元33根据所述时序图获取同步时钟信号，总线桥接模块30根据所述同步时钟信号和所述调整参数调整所述片选信号和读信号或写信号的时序，使得调整后的片选信号和读信号或写信号的时序符合A/D总线上片选信号和读信号或写信号的时序，将调整后的片选信号和读信号或写信号输出到A/D总线上，这时访问外部设备，将外部设备中的数据读取到片上系统或者将片上系统中的数据写入外部设备，从而实现了片上系统与外部设备之间的访问。由于本发明采用同步时钟HCLK调整片选信号和读信号或写信号，所述时钟的周期较小，能够进行精确的时序控制，因此可以进一降低片上系统与外部设备之间的访问时延和进一步提高了数据的传输速率。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。