本发明特别涉及一种主芯片与北斗芯片共享内存的结构及系统级封装、PCB板。
背景技术：
随着封装技术的进步，将不同芯片裸片，如主芯片裸片和北斗芯片裸片封装在一起，是一种常见的技术手段，该技术简称SiP（System in package，系统级封装）。系统级封装技术能有效降低芯片应用整体BOM（Bill of Materials, 物料清单）成本。
将主芯片裸片和北斗芯片裸片进行系统级封装之后，主芯片和北斗芯片分别需要闪存芯片存储相应的启动程序、升级程序、应用程序、程序运行过程中需要保存的数据等。现有的做法是给主芯片和北斗芯片分别配备一颗闪存芯片，因此一共需要两颗闪存芯片。
现有做法存在以下缺陷：
第一，如果将上述两颗闪存芯片裸片和主芯片裸片、北斗芯片裸片一起做系统级封装，由于存在两颗闪存芯片，因此封装尺寸较大，封装成本和测试成本较高。
第二，如果不对上述两颗闪存芯片和主芯片裸片、北斗芯片裸片一起做系统级封装，而是将两颗闪存芯片、包含北斗芯片和主芯片的系统级封装同时放置于PCB板（Printed Circuit Board，印制电路板）上，由于存在两颗闪存芯片，会占用更多的印制电路板面积，导致印制电路板成本上升。
第三，北斗芯片需要完成定位功能、存储定位信息并将定位信息通过通信接口传送给主芯片，而定位信息是非常敏感而且关键的信息，由于现有技术中并未考虑北斗芯片在使用过程中的安全性问题，因此北斗芯片的启动程序、升级程序、程序运行过程中产生的数据容易被黑客篡改，从而影响定位信息的可靠性和安全性。
技术实现要素：
现有技术中，主芯片和北斗芯片分别配备一颗闪存芯片，封装后尺寸大、封装成本和测试成本高；占用PCB板面积大、PCB板制作成本高；北斗芯片工作可靠性和安全性低。本发明的目的在于，针对上述现有技术的不足，提供一种主芯片与北斗芯片共享内存的结构及系统级封装、PCB板，只需配备一颗闪存芯片，封装尺寸小、封装成本和测试成本低；占用PCB板面积小、PCB板制作成本低；北斗芯片工作可靠性和安全性高。
为解决上述技术问题，本发明所采用的技术方案是：
一种主芯片与北斗芯片共享内存的结构，包括主芯片、北斗芯片和闪存芯片，所述主芯片上设有仲裁单元、闪存控制器、数据选择器和数据分配器；北斗芯片的片选端、闪存控制器的片选端均与仲裁单元的输入端相连，仲裁单元的第一输出端与闪存芯片相连，数据选择器的控制端、数据分配器的控制端均与仲裁单元的第二输出端相连；北斗芯片的输出端与数据选择器的第一输入端相连，闪存控制器的输出端与数据选择器的第二输入端相连；数据分配器的第一输出端与北斗芯片相连，数据分配器的第二输出端与闪存控制器的输入端相连；数据选择器的输出端、数据分配器的输入端均与闪存芯片相连。
借由上述结构，由仲裁单元负责对来自北斗芯片的片选信号和来自主芯片中闪存控制器的片选信号进行仲裁，根据仲裁结果决定在该时段内由北斗芯片或主芯片享有对闪存芯片的访问控制权，同时输出片选信号至闪存芯片、输出仲裁有效信号至数据选择器和数据分配器。当闪存芯片接收到来自仲裁单元的片选信号后，即可判断出本次访问控制是由主芯片发出或是有北斗芯片发出。若北斗芯片享有对闪存芯片的访问控制权，则仲裁单元通过仲裁有效信号选择数据选择器的第一输入端为有效输入端，同时仲裁单元通过仲裁有效信号选择数据分配器的第一输出端为有效输出端，从而实现北斗芯片对闪存芯片的访问控制。若主芯片享有对闪存芯片的访问控制权，则仲裁单元通过仲裁有效信号选择数据选择器的第二输入端为有效输入端，同时仲裁单元通过仲裁有效信号选择数据分配器的第二输出端为有效输出端，从而实现主芯片对闪存芯片的访问控制。可见，本发明中，主芯片和北斗芯片共享一个闪存芯片。对于闪存芯片来讲，一般一颗大容量的闪存芯片（譬如容量为16兆字节）的价格要比两颗容量只有大容量闪存芯片1/2（譬如容量为8兆字节）的价格之和低。因此，主芯片和北斗芯片共享闪存芯片可以降低生产成本。
进一步地，所述主芯片上还包括与闪存控制器相连的闪存内容校验单元。
借由上述结构，在主芯片上电启动并拥有对闪存芯片的访问控制权之后，可以通过闪存内容校验单元对闪存芯片上存储的内容（包括数据完整性、主芯片和北斗芯片的升级程序、主芯片和北斗芯片运行过程中的需要写到闪存芯片的数据）进行数字签名校验检查，以确保闪存芯片上数据的安全性，提高北斗芯片在运行过程中的安全性。
作为一种优选方式，所述北斗芯片上设有第一片选管脚、第一输出管脚和第一输入管脚，所述主芯片上设有第二输入管脚、第三输入管脚、第二输出管脚、第二片选管脚、第三输出管脚、第四输入管脚，所述闪存芯片上设有第三片选管脚、第五输入管脚和第四输出管脚；所述第一片选管脚通过第二输入管脚与仲裁单元的第一输入端相连，闪存控制器的片选端与仲裁单元的第二输入端相连，仲裁单元的第一输出端通过第二片选管脚与第三片选管脚相连；第一输出管脚依次通过第三输入管脚、数据选择器、第三输出管脚和第五输入管脚相连，第四输出管脚依次通过第四输入管脚、数据分配器、第二输出管脚和第一输入管脚相连。
基于同一个发明构思，本发明还提供了一种系统级封装，包括所述的主芯片与北斗芯片共享内存的结构，所述主芯片与北斗芯片封装在一起。
进一步地，所述主芯片、北斗芯片和闪存芯片均封装在一起。
基于同一个发明构思，本发明还提供了一种PCB板，包括所述的系统级封装。
借由上述结构，由于只有一颗闪存芯片，可以降低应用闪存芯片的成本，降低系统级封装或者印制电路板的成本。
与现有技术相比，本发明实现了主芯片与北斗芯片对闪存芯片的共享，只需配备一颗闪存芯片，封装尺寸小、封装成本和测试成本低；占用PCB板面积小、PCB板制作成本低；北斗芯片工作可靠性和安全性高。
附图说明
图1为本发明主芯片与北斗芯片共享内存结构的示意图。
其中，1为主芯片，2为北斗芯片，3为闪存芯片，4为第一片选管脚，5为第一输出管脚，6为第一输入管脚，7为第二输入管脚，8为第三输入管脚，9为第二输出管脚，10为闪存控制器，11为闪存内容校验单元，12为仲裁单元，13为第二片选管脚，14为第三输出管脚，15为第四输入管脚，16为数据选择器，17为数据分配器，18为第三片选管脚，19为第五输入管脚，20为第四输出管脚。
具体实施方式
如图1所示，主芯片1与北斗芯片2共享内存的结构包括主芯片1、北斗芯片2和闪存芯片3，所述主芯片1上设有仲裁单元12、闪存控制器10、数据选择器16和数据分配器17；北斗芯片2的片选端、闪存控制器10的片选端均与仲裁单元12的输入端相连，仲裁单元12的第一输出端与闪存芯片3相连，数据选择器16的控制端、数据分配器17的控制端均与仲裁单元12的第二输出端相连；北斗芯片2的输出端与数据选择器的第一输入端相连，闪存控制器10的输出端与数据选择器的第二输入端相连；数据分配器17的第一输出端与北斗芯片2相连，数据分配器17的第二输出端与闪存控制器10的输入端相连；数据选择器的输出端、数据分配器17的输入端均与闪存芯片3相连。
其中，闪存芯片3裸片包括但不限于串行NOR闪存、串行NAND闪存、并行NAND闪存。
所述主芯片1上还包括与闪存控制器10相连的闪存内容校验单元11。
所述北斗芯片2上设有第一片选管脚4、第一输出管脚5和第一输入管脚6，所述主芯片1上设有第二输入管脚7、第三输入管脚8、第二输出管脚9、第二片选管脚13、第三输出管脚14、第四输入管脚15，所述闪存芯片3上设有第三片选管脚18、第五输入管脚19和第四输出管脚20；所述第一片选管脚4通过第二输入管脚7与仲裁单元12的第一输入端相连，闪存控制器10的片选端与仲裁单元12的第二输入端相连，仲裁单元12的第一输出端通过第二片选管脚13与第三片选管脚18相连；第一输出管脚5依次通过第三输入管脚8、数据选择器16、第三输出管脚14和第五输入管脚19相连，第四输出管脚20依次通过第四输入管脚15、数据分配器17、第二输出管脚9和第一输入管脚6相连。
第一输出管脚5、第一输入管脚6、第三输入管脚8、第二输出管脚9、第三输出管脚14、第四输入管脚15、第五输入管脚19、第四输出管脚20在此处均只列出了一个，实际的管脚数目是依据闪存芯片3的规格所定。
闪存控制器10负责完成对闪存芯片3的擦除、读写等操作。
本发明所述系统级封装，包括所述的主芯片1与北斗芯片2共享内存的结构，所述主芯片1与北斗芯片2封装在一起，或者所述主芯片1、北斗芯片2和闪存芯片3均封装在一起。
本发明所述PCB板，包括所述的系统级封装。
本发明的特点和工作流程如下：
1）主芯片1和北斗芯片2所需的启动程序、应用程序等内容分别预置于闪存芯片3上。
2）主芯片1在上电启动之后，通过闪存内容校验单元11对闪存芯片3的数据完整性进行数字签名校验。常见的数字签名校验算法是SHA（安全哈希算法）。安全哈希算法是实现数字签名的方法之一，本发明所应用的数字签名算法不限于安全哈希算法。如果校验通过，说明闪存芯片3上的内容完整性是可靠的，主芯片1继续工作。否则，主芯片1直接重启或者让程序在死循环中运行。死循环由软件代码实现，重启由软件控制主芯片1的软复位实现。
3）主芯片1也会定期对主芯片1和北斗芯片2的升级程序、主芯片1和北斗芯片2运行过程中的需要写到闪存芯片3的数据进行签名校验，确保闪存芯片3上的数据安全。
4）主芯片1通过闪存控制器10发出对闪存芯片3的擦除、读写等操作；北斗芯片2通过第一片选管脚4、第一输出管脚5和第一输入管脚6发出对闪存芯片3的擦除、读写等操作。
5）仲裁单元12根据主芯片1中闪存控制器10片选端输出的片选信号和北斗芯片2第一片选管脚4输出的片选信号进行仲裁，决定在某一时间段内主芯片1还是北斗芯片2享有对闪存芯片3的访问权，并通过仲裁单元12的第一输出端输出片选信号，经由第二片选管脚13连接到闪存芯片3的第三片选管脚18。仲裁单元12的第二输出端输出的仲裁有效信号决定了北斗芯片2还是闪存控制器10享有对闪存芯片3的访问权。举例说明：
当仲裁单元12的第二输出端输出的仲裁有效信号为高电平时，北斗芯片2享有对闪存芯片3的控制权。此时，第一输出管脚5经过第三输入管脚8、数据选择器16、第三输出管脚14与第五输入管脚19连通；第四输出管脚20经过第四输入管脚15、数据分配器17、第二输出管脚9与第一输入管脚6连通。
当仲裁单元12的第二输出端输出的仲裁有效信号为低电平时，主芯片1享有对闪存芯片3的控制权。此时，主芯片1中闪存控制器10的输出端输出信号，经过数据选择器16、第三输出管脚14与第五输入管脚19连通；第四输出管脚20经过第四输入管脚15进入数据分配器17，通过数据分配器17的第二输出端与闪存控制器10连通。