一种半导体存储适配卡及具有该半导体存储适配卡的存储装置的制作方法

本发明属于计算机硬件领域，涉及一种半导体存储适配卡。

背景技术：

U.2接口，原先叫SFF-8639，本质上是SATAExpress，SATA-E物理接口是通过SATA6Gbps接口改造的，有点类似于SAS接口。U.2不但能支持SATA-Express规范，还能兼容SAS、SATA等规范。所以可以简单认为U.2接口是四通道版本的SATA-Express接口，其理论带宽高达32Gbps与M.2接口无异。U.2接口的设计思路与SATA-E差不多，尽可能利用现有的物理接口，但带宽更快，从PCI-Ex2变成了PCI-E3.0x4，此外还增加了许多新协议支持，比如NVMe，这些都是SATAE接口不具备的。U.2接口有很多优点，接口带宽达到了32Gbps，支持NVMe协议，甚至供电能力也提高了，这都有助于提高SSD性能。

半导体存储器(semi-conductormemory)是一种以半导体电路作为存储媒体的存储器。按其功能可分为：随机存取存储器(简称RAM)和只读存储器(只读ROM)。其优点是：存储速度快、存储密度高、与逻辑电路接口容易。

RAID是英文Redundant Array of Independent Disks的缩写，翻译成中文意思是“独立磁盘冗余阵列”，有时也简称磁盘阵列(Disk Array)。原先的磁盘阵列柜由于价格昂贵使用范围不广，而现有技术中作为替代的由磁盘适配卡磁盘阵列卡等组成的存储装置由于磁盘适配卡存取速度不够快，以及其他部件的运行速率不高，导致存储装置的整体运行速度也有待提高。

技术实现要素：

为了解决上述技术问题，本发明提供了一种磁盘适配卡，包括半导体存储接口11、暂存内存12、总线接口13、微处理器14，所述暂存内存12为半导体存储器，所述微处理器14与半导体存储接口11、暂存内存12、总线接口13信号连接，所述半导体存储接口11用来与外部设备连接，所述半导体存储接口为U.2接口。

优选的，所述总线接口为U.2接口。

在一个实施例中还提供了一种具有所述半导体存储适配卡的存储装置，包括主板40，硬盘50，所述主板包括装配在其上的半导体存储阵列卡20以及半导体存储适配卡10，所述硬盘50与半导体存储阵列卡20连接。

优选的，还包括与所述半导体存储适配卡10连接的主机端30。

进一步优选的，所述主机端30的半导体存储接口31为U.2接口。

更进一步的，所述主机端30的U.2接口与半导体存储适配卡10的U.2接口通过U.2数据线连接。

优选的，所述半导体存储阵列卡20包括总线接口21，所述总线接口21为U.2接口。

优选的，所述主板40上设有与所述半导体存储适配卡10的总线接口13与半导体存储阵列卡20总线接口21对接的插槽，所述插槽为U.2接口插槽。

本发明的有益效果：

本发明通过在现有的半导体存储适配卡上将半导体存储接口从小型计算机接口、光纤信道接口、串行式存储架构等接口变为U.2接口，提高了速度，并且支持的NVMe等协议，适用范围更广，同时将半导体存储适配卡以半导体存储阵列卡的总线接口都设置为U.2接口也提升了存取速度。将暂存内存设置为半导体存储器。运行速度更快。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为一种半导体存储适配卡；

图2为具有该半导体存储适配卡的存储装置。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例1

如图1所示，一种半导体存储适配卡，本发明半导体存储适配卡10主要包含半导体存储接口11、暂存内存12、总线接口13、微处理器14。优选的，所述暂存内存12为半导体存储器，所述微处理器14与半导体存储接口11、暂存内存12、总线接口13信号连接。

所述半导体存储接口11用来与外部设备连接。优选的，所述半导体存储接口为U.2接口。

所述暂存内存12用来暂存来自外部设备的存取命令，所述外部设备优选为主机端30。

所述总线接口13，用来与主板40连接。优选的，所述总线接口为U.2接口。

所述微处理器14，用来处理存取命令，还用来处理来自主板40的数据传递。

本发明半导体存储适配卡10在搭配公知半导体存储阵列卡20后，彼此将讯号经过变换后，就可让构成类似于外接式半导体存储阵列柜。并且价格更加低廉，装配更加简单。

所述半导体存储适配卡采用U.2接口，传输速度更快，并且支持更多协议，例如NVMe协议等。

如图2所示，一种具有上述半导体存储适配卡10的存储装置。

包括主板40，硬盘50。所述主板包括装配在其上的半导体存储阵列卡20以及半导体存储适配卡10，所述半导体存储适配卡10包含半导体存储接口11、暂存内存12、总线接口13、微处理器14，所述微处理器14与半导体存储接口11、暂存内存12、总线接口13信号连接。优选的，所述暂存内存12为半导体存储器，所述微处理器14与半导体存储接口11、暂存内存12、总线接口13信号连接。

所述存储装置60在使用时还用与外部设备连接，所述外部设备优选为主机端30，具体为，所述主机端30与半导体存储适配卡10连接，所述主机端30包括半导体存储接口31。

优选的，所述主机端30的半导体存储接31口和半导体存储适配卡10的半导体存储接口11都为U.2接口，并且主机端30的U.2接口与半导体存储适配卡10的U.2接口通过U.2数据线连接，所述U.2数据线用于传输信号并且供电。

在一个实施例中，半导体存储适配卡10、公知半导体存储阵列卡20能够协同运作，此二张卡均必须分别插入主机板40所属的插槽中。所述半导体存储阵列卡20具有总线接口21。

所述半导体存储适配卡10的总线接口13为U.2接口，

所述半导体存储阵列卡20的总线接口21为U.2接口，

所述主板40上设有与所述半导体存储适配卡10的总线接口13与半导体存储阵列卡20总线接口21对接的插槽，优选为U.2接口插槽。将半导体存储适配卡10与半导体存储阵列卡20分别插入主板40上的U.2接口插槽，实现信号导通。

本实施例的半导体存储适配卡10虽然设有微处理器14，但是没有CPU的功能，不能直接对半导体存储阵列卡20进行控制，所以设有暂存内存12，优选的，所述暂存内存12为半导体存储器，进一步优选的，所述半导体存储器为只读存储器(ROM)。

所述半导体存储阵列卡20用于从半导体存储适配卡10中读取存取命令，然后所述半导体存储阵列卡20按照RAID的技术进行操作，操作结束后，需要回报给主机端26或需要数据传递至主机端30时，均需经由半导体存储阵列卡20传递至半导体存储适配卡10，并在其内建的微处理器14的控制下，为响应存取命令进行回报或数据传递至主机端30。

所述半导体存储阵列卡为本领域公知技术不再赘述。

公知的半导体存储阵列卡20采用RAID技术连接至硬盘50。在半导体存储适配卡10搭配主板40、公知半导体存储阵列卡20、硬盘50之后，可形成如同具有U.2接口(即半导体存储接口11)的存储装置60。

为了让主机端30能够实际存取硬盘50的数据，此主板20已被略作修改，能够让本实施例的半导体存储适配卡10成为主机端30、硬盘50(或是公知半导体存储阵列卡21)之间的桥接组件。

本实施例中的主机端30的U.2接口与半导体存储适配卡10的U.2接口通过U.2数据线连接，这使得本发明半导体存储适配卡10能经过半导体存储缆线28接收到来自主机端30的存取命令(例如读取硬盘50中的数据)。

上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。