存储装置的制作方法

要求于2015年12月14日提交到韩国知识产权局的第10-2015-0178369号韩国专利申请的优先权，所述韩国专利申请的全部公开通过引用包含于此。

这里描述的发明构思涉及一种半导体存储器，更加具体地，涉及一种存储装置和其操作方法。

背景技术：

存储装置可被称为在主机装置(诸如，计算机、智能电话和智能平板电脑等)的控制下存储数据的任何装置。硬盘驱动器(hdd)是能在磁盘上存储数据的存储装置。固态硬盘(ssd)和存储器卡等是在半导体存储器中存储数据的存储装置的示例。

非易失性存储器的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器装置、相变存储器(pram)、磁性ram(mram)、电阻式存储器(rram)和铁电随机存取存储器(fram)等。

与存储装置进行通信的主机装置(诸如，计算机、智能电话和智能平板电脑等)的运行速度随着半导体制造技术发展而继续提高。在存储装置中使用和主机装置中使用的内容的量继续增加。出于这些原因，针对具有提高的运行速度的存储装置的需求已经连续地趋势向上。

技术实现要素：

本发明构思的实施例提供一种保持可靠性的同时还具有提高的运行速度的存储装置及其操作方法。

本发明构思的实施例提供一种存储装置，所述存储装置包括：非易失性存储器装置；控制器，被配置为从非易失性存储器装置读取数据、将读取的数据划分成多个段以及针对所述多个段顺序执行错误校正解码。在确定每个段的错误校正解码的完成时，控制器被配置为将错误校正奇偶校验添加到多个解码的段中的每个解码的段，并将具有添加的错误校正奇偶校验的所述多个解码的段发送到外部主机装置。在确定第二段的错误校正解码在从第一段的错误校正解码和发送被完成时起过去了阈值时间之后未被完成时，控制器被配置为将不正确的错误校正奇偶校验添加到虚拟数据，并将具有添加的不正确的错误校正奇偶校验的虚拟数据发送到外部主机装置。

本发明构思的实施例提供一种存储装置，所述存储装置包括：多个存储集群；随机存取存储器；群控制器，被配置为控制所述多个存储集群。所述多个存储集群中的每个存储集群包括：多个非易失性存储器装置；控制器，被配置为从所述多个非易失性存储器装置中的每个非易失性存储器装置读取数据、将读取的数据划分成多个段以及针对所述多个段顺序执行错误校正解码。在确定每个段的错误校正解码的完成时，控制器被配置为将错误校正奇偶校验添加到多个解码的段中的每个解码的段，并将具有添加的错误校正奇偶校验的所述多个解码的段发送到群控制器。在确定第二段的错误校正解码在从第一段的错误校正解码和发送被完成时起过去了阈值时间之后未被完成时，控制器被配置为将不正确的错误校正奇偶校验添加到虚拟数据，并将具有添加的不正确的错误校正奇偶校验的虚拟数据发送到群控制器。

本发明构思的实施例提供一种存储装置的操作方法，其中，所述存储装置包括非易失性存储器装置和被配置为控制非易失性存储器装置的控制器。所述方法包括：在控制器处从非易失性存储器装置读取多个段；在控制器处针对多个段顺序执行错误校正解码；并将已经完成错误校正解码的每个段发送到外部主机装置。在控制器确定第二段的错误校正解码在从第一段被发送到外部主机装置时起过去了阈值时间之后未被完成时，将虚拟数据和不正确的错误校正奇偶校验发送到外部主机装置。

本发明构思的实施例提供一种存储装置，所述存储装置包括：非易失性存储器装置；控制器，被配置为从非易失性存储器装置读取数据，对读取的数据的段执行错误校正解码，将解码的段发送到外部主机装置，并在确定相应段的错误校正解码在已经过去了阈值时间之后未被完成时，将具有不正确的错误校正奇偶校验的虚拟数据发送到外部主机装置代替读取的数据的相应段。

附图说明

通过下面结合下面附图进行的描述，上述和其他主题以及特点将会变得清楚，其中，除非另外规定，否则贯穿各种附图，相同的参考标号表示相同的部分，其中：

图1示出了根据本发明构思的实施例的存储装置的框图；

图2示出了根据本发明构思的实施例的存储装置的操作方法的流程图；

图3示出了在没有延迟的情况下执行错误校正操作时的存储装置执行的操作的时序图；

图4示出了延迟错误校正操作时在存储装置产生错误的示例的时序图；

图5示出了根据本发明构思的实施例的存储装置响应于读取请求而输出数据的处理的时序图；

图6示出了根据本发明构思的实施例的存储装置响应于读取请求而输出数据的示例的时序图；

图7示出了根据本发明构思的实施例的存储装置响应于读取请求而输出数据的示例的时序图；

图8示出了根据本发明构思的实施例的存储装置设置操作模式的方法的流程图；

图9示出了图1的存储装置的应用的框图；

图10示出了根据本发明构思的实施例的控制器的框图；

图11示出了根据本发明构思的实施例的非易失性存储器装置的框图；

图12示出了根据本发明构思的实施例的存储块的电路图；

图13示出了根据本发明构思的实施例的存储装置的框图；

图14根据本发明构思的实施例示出了产生不正确奇偶校验(incorrectparity)的方法的流程图；

图15示出了根据本发明构思的实施例的计算装置的框图。

具体实施方式

以下，将参照附图对本发明构思的实施例进行详细的描述，使其描述到本发明构思所属领域的普通技术人员容易实施本发明构思的实施例的程度。

图1示出了根据本发明构思的实施例的存储装置100的框图。参照图1，存储装置100包括非易失性存储器装置110和控制器120。

非易失性存储器装置110可在控制器120的控制下执行写入、读取和擦除。非易失性存储器装置110可通过输入/输出通道从控制器120接收命令和地址。非易失性存储器装置110可通过输入/输出通道与控制器120交换数据。

非易失性存储器装置110可包括闪速存储器。然而，在其他实施例中，例如，非易失性存储器装置110可包含非易失性存储器装置(诸如，相变ram(pram)、磁ram(mram)、电阻式ram(rram)和铁电ram(feram)等)中的至少一个非易失性存储器装置。

控制器120可被配置为访问非易失性存储器装置110。例如，控制器120可通过输入/输出通道和控制通道来控制非易失性存储器装置110以便执行写入操作、读取操作或擦除操作。

控制器120可响应于外部主机装置(未示出)的控制而控制非易失性存储器装置110。例如，控制器120可基于与用于与非易失性存储器装置110的通信的格式相同或不同的格式，与外部主机装置进行通信。控制器120传输到非易失性存储器装置110的数据的单元可与控制器120传输到外部主机装置的数据的单元不同。

控制器120可包括第一错误校正码块ecc1102和第二错误校正码块ecc2104。第一错误校正码块ecc1102可针对将被写入在非易失性存储器装置110的数据执行错误校正编码，并可针对从非易失性存储器装置110接收的数据执行错误校正解码。即，第一错误校正码块ecc1102校正从非易失性存储器装置110产生的错误以及在非易失性存储器装置110与控制器120之间的通道中产生的错误。例如，第一错误校正码块ecc1102基于各种错误校正码(诸如，例如博斯-查德胡里-霍昆格姆(bch)码、里德-所罗门(rs)码、涡轮码、低密度奇偶校验(ldpc)码和极性码等)中的至少一个错误校正码来执行错误校正编码和错误校正解码。

第二错误校正码块ecc2104可针对从外部主机装置接收的数据执行错误校正解码，并可针对将被输出到外部主机装置的数据执行错误校正编码。即，第二错误校正码块ecc2104校正从外部主机装置与控制器120之间的通道产生的错误。例如，第二错误校正码块ecc2104基于循环冗余校验(crc)码执行错误校正编码和错误校正解码。

在实施例中，非易失性存储器装置110可由外部主机装置直接控制。例如，非易失性存储器装置110可直接从外部主机装置或通过控制器120从外部主机装置接收芯片启用信号/ce、命令锁存启用信号cle、地址锁存启用信号ale、读取启用信号/re、写入启用信号/we、写入保护信号/wp、数据选通信号dqs。非易失性存储器装置110可将准备/占线信号(ready/busysignal，就绪/忙碌信号，准备/忙碌信号)r/nb和数据选通信号dqs直接输出到外部主机装置或通过控制器120输出到外部主机装置。非易失性存储器装置110可从外部主机装置接收物理地址，并可使用未修改的接收的物理地址来执行读取、写入或擦除操作。当在外部主机装置与非易失性存储器装置110之间交换数据时，控制器120可被配置为执行错误校正编码和错误校正解码。

图2示出了根据本发明构思的实施例的存储装置的操作方法的流程图。参照图1和图2，在步骤s110中，存储装置100接收读取请求。例如，非易失性存储器装置110可直接从外部主机装置(未示出)或通过控制器120从外部主机装置接收读取请求。接收的读取请求可用于请求由存储装置100或非易失性存储器装置110的读取单元执行或由小于读取单元的部分读取单元执行的读取操作。例如，读取单元可表示通过非易失性存储器装置110响应于读取请求而执行的一个读取操作而被输出的数据的单元。

在步骤s115中，非易失性存储器装置110响应于读取请求而读取读取单元或部分读取单元的数据。读取单元或部分读取单元可以是例如来自选择的存储器簇(随后，将针对图13对其进行描述)。可将读取的数据提供给控制器120。

在步骤s120中，控制器120从读取的数据中选择第一段作为选择的段。例如，段可以是错误校正编码和错误校正解码被执行的数据的单元。读取单元或部分读取单元的数据可包括两个或更多个段。控制器120可选择从非易失性存储器装置110发送的读取单元或部分读取单元的多个段中的第一段。

在步骤s125中，控制器120可针对选择的段执行错误校正解码。例如，控制器120可使用第一错误校正码块ecc1102来执行错误校正解码。

在步骤s130中，控制器120确定是否完成了选择的段的错误校正解码。如果选择的段的错误校正解码被完成(步骤s130中的是)，则在步骤s135中，控制器120此后将包括正确奇偶校验的解码的段输出到外部主机装置。例如，当当前段的错误校正解码被完成时，无论与读取的数据的另一段有关的错误校正解码是否被完成，控制器120都可输出解码的当前段。在实施例中，正确奇偶校验(correctparity)可以是由第二错误校正码块ecc2104基于解码的段正常产生的奇偶校验。例如，正确奇偶校验可以是由外部主机装置识别以指示在与正确奇偶校验一起发送的段中没有错误的奇偶校验。

在步骤s140中，控制器120确定选择的段是否为最后段。如果选择的段是来自读取的数据中的最后段(步骤s140中的是)，则对应于读取请求的读取操作结束。如果选择的段不是来自读取的数据中的最后段(步骤s140中的否)，则在步骤s145中，选择来自读取的数据中的另一段，并且此后处理进行到步骤s125。

在步骤s130中，如果控制器120确定未完成错误校正解码(步骤s130中的否)，则处理进行到步骤s150。在步骤s150中，控制器120确定是否产生超时。例如，当当前段的错误校正解码在从先前解码的段已经被输出的时刻起已经过了阈值时间之后未被完成时，控制器120确定超时已经发生。在实施例中，阈值时间可以是由外部主机装置确定的时间。在其他实施例中，例如，阈值时间可以是非易失性存储器110或存储装置100的运行特性或规范确定的时间。例如，阈值时间可以是“立即”。

如果控制器120确定没有超时发生(步骤s150中的否)，则控制器120此后在步骤s155中继续执行错误校正解码，并且处理此后进行到步骤s130。如果控制器120确定超时已经发生(步骤s150中的是)，则控制器120此后在步骤s160中将包括不正确奇偶校验的虚拟段输出到外部主机装置。例如，当虚拟段被输出时，控制器120可继续执行错误校正解码以便完成错误校正解码。然后在步骤s160中输出虚拟段，处理行进到步骤s140。在步骤s140和步骤s150中，可重新选择当前段，并且针对当前段的错误校正解码可继续。在实施例中，不正确的奇偶校验可以是与由第二错误校正码块ecc2104基于解码的段正常产生的奇偶校验不同的奇偶校验。例如，不正确奇偶校验可以是由外部主机装置识别以指示在与不正确奇偶校验一起发送的段中存在错误的奇偶校验。

图3示出了在没有延迟的情况下执行错误校正操作时的存储装置100执行的操作的时序图。在图3中，横坐标代表时间，纵坐标代表主机输入/输出通道io_h、内部操作op_i和内部输入/输出通道io_i的状态。主机输入/输出通道io_h指示存储装置100与外部主机装置之间交换的信号。内部操作op_i指示控制器120的内部操作，具体地说，由第一错误校正码块ecc102和第二错误校正码块ecc104执行的操作。内部输入/输出通道io_i指示控制器120与非易失性存储器装置110之间交换的信号。

参照图1和图3，在时间t1，读取请求r1从外部主机装置被发送到存储装置100或非易失性存储器装置110。例如，读取请求r1可从外部主机装置被直接发送到非易失性存储器装置110或通过控制器120被发送到非易失性存储器装置110。

在时间t2，非易失性存储器装置110响应于读取请求r1而读取数据，并将读取的数据输出到控制器120。例如，由非易失性存储器装置110读取的数据可包括第一段seg1至第四段seg4。非易失性存储器装置110可没有间隔地连续输出第一段seg1至第四段seg4。每个段可包括数据“data”和第一奇偶校验p1。第一奇偶校验p1可包括在错误校正编码期间由第一错误校正码块ecc1102产生的附加信息。

在时间t2，非易失性存储器装置110开始将第一段seg1输出到控制器120。如图所示，在时间t3完成第一段seg1的传输。

在时间t3，非易失性存储器装置110开始将第二段seg2输出到控制器120。此外，当在时间t3完全接收第一段seg1时，控制器120执行第一段seg1的错误校正操作e_seg1。第一段seg1的错误校正操作e_seg1可包括第一错误校正码块ecc1102的错误校正解码和第二错误校正码块ecc2104的错误校正编码。第一错误校正码块ecc1102可基于第一奇偶校验p1执行错误校正解码。第二错误校正码块ecc2104可执行错误校正编码以产生第二奇偶校验p2。

在实施例中，在第二段seg2被完全传输之前，结束错误校正操作e_seg1。当在时间t4完成第一段seg1的错误校正操作e_seg1时，控制器120在时间t4开始将解码的第一段seg1’输出到外部主机装置。解码的段可包括解码的数据data’和由第二错误校正码块ecc2104添加的第二奇偶校验p2。

此后，在t5完成第二段seg2的传输。非易失性存储器装置110在时间t5开始将第三段seg3传输到控制器120，而控制器120在时间t5开始错误校正操作e_seg2。在时间t6完成错误校正操作e_seg2。在时间t6，控制器120将解码的第二段seg2’输出到外部主机装置。

在t7完成到控制器120的第三段seg3的传输。非易失性存储器装置110在时间t7开始将第四段seg4发送到控制器120，而控制器120在时间t7开始错误校正操作e_seg3。在时间t8完成错误校正操作e_seg3。在时间t8，控制器120将解码的第三段seg3’输出到外部主机装置。

在t9完成第四段seg4的传输。控制器120在时间t9开始第四段seg4的错误校正操作e_seg4。在时间t10完成错误校正操作e_seg4。在时间t10，控制器120将解码的第四段seg4’输出到外部主机装置。

在实施例中，响应于读取请求r1，外部主机装置可请求存储装置100输出对应于读取单元的解码的第一段seg1’至解码的第四段seg4’。在如参照图1描述的一些实施例中，当外部主机装置被配置为直接访问非易失性存储器装置110时，上述事件可发生。例如，控制器120可干预外部主机装置与非易失性存储器装置110之间交换的控制信号。控制器120可被配置为针对外部主机装置与非易失性存储器装置110之间交换的数据执行错误校正编码和错误校正解码。

在这种情况下，外部主机装置可被配置为产生与非易失性存储器装置110的读取单元对应的读取请求、产生与写入单元对应的写入请求以及产生与擦除单元对应的擦除请求。外部主机装置可被配置为基于非易失性存储器装置110的写入单元或读取单元与非易失性存储器装置110交换数据。

非易失性存储器装置110可被配置为没有间隔地连续输出读取单元的数据。相应地，外部主机装置可被配置为在没有间隔地连续输出读取单元的数据的条件下运行。

在外部主机装置和存储装置100具有上述关系的情况下，已经使用了在完成与读取单元对应的数据的错误校正编码之后将与读取单元对应的数据连续输出到外部主机装置的方法。然而，该方法可能有这样的问题：存储装置100没有快速处理外部主机装置的读取请求。

为解决上述问题，如在图3中示出，存储装置100可在完全读取每个段时开始错误校正解码，并可在完成每个段的错误校正编码时开始将数据输出到外部主机装置。例如，可以以流或管线的方式来执行从非易失性存储器装置110到控制器120的第一段seg1至第四段seg4的传输、控制器120的第一段seg1至第四段seg4的错误校正操作e_seg1至错误校正操作e_seg4以及从控制器120到外部主机装置的解码的第一段seg1’至解码的第四段seg4’的传输。当完成关于第一段seg1的读取操作和错误校正操作e_seg1时，存储装置100可开始输出解码的段seg1’至解码的段seg4’。相应地，存储装置100响应于外部主机装置的读取请求时的初始响应时间可被缩短，存储装置100的运行速度可被提高。

然而，当错误校正操作被延迟时，上述方法可能有问题。例如，当非易失性存储器装置110的使用频率(例如，擦除或编程频率)增加时，非易失性存储器装置110的可靠性可能降低，并因此产生错误的概率可能增加。此外，当非易失性存储器装置110的读取频率增加时，随着时间在非易失性存储器装置110写入数据后流逝时，或当非易失性存储器装置110的外围温度增加时，在非易失性存储器装置110写入的数据的可靠性可能降低，并因此产生错误的概率可能增加。当在每个段产生的错误的数量增加时，执行每个段的错误校正操作所花费的时间可能增加。

图4示出了错误校正操作被延迟时在存储装置100产生错误的示例的时序图。从时间t1到时间t5执行的操作可与图3的从时间t1到时间t5执行的操作相同，并因此省略了其描述。

参照图1至图3和图4，在时间t6，完全传输了解码的第一段seg’。在图3中，本发明构思的实施例被示例为：在已经完全传输了解码的第一段seg’之后，完成第二段seg2的错误校正操作e_seg2。然而，在图4中，第二段seg2的错误校正操作e_seg2被延迟。例如，在非易失性存储器装置110在时间t7开始将第四段seg4输出到控制器120之后，在时间t8完成第二段seg2的错误校正操作e_seg2。在这种情况下，控制器120在时间t8输出解码的第二段seg2’，并在时间t8开始第三段seg3的错误校正操作e_seg3。当在时间t9完成错误校正操作e_seg3时，控制器120开始错误校正操作e_seg4。控制器120在时间t10输出解码的第三段seg3’，并在时间t11输出解码的第四段seg4’。

如上所述，当第二段seg2的错误校正操作e_seg2被延迟时，控制器120在开始输出解码的数据之后未传输数据的延迟部分发生在时间t6和时间t8之间。延迟部分被示出为斜线盒。

可在外部主机装置与存储装置100之间或外部主机装置与非易失性存储器装置110之间容易交换信息的环境下，无错误地处理图4中示出的延迟部分。例如，在这种情况下，存储装置100或非易失性存储器装置110可告知外部主机装置数据的输出被延迟和此后例如数据的输出被恢复。外部主机装置可基于来自存储装置100或非易失性存储器装置110的通知，确定接收数据的时序和不接受数据的时序。

然而，如参照图1和图3所述，预设或要求这样的环境，在该环境中，存储装置100或非易失性存储器装置110响应于读取请求而将读取单元的解码的数据没有间隔地连续输出到外部主机装置。在这种情况下，可在存储装置100与外部主机装置之间或在非易失性存储器装置110与外部主机装置之间延迟数据的传输，并且因为预设不需要交换指示它们之间的数据的重传的信息，所以可不提供用于发送相应信息的通道。当存储装置100或非易失性存储器装置110开始将解码的数据传输到外部主机装置时，外部主机装置可在读取单元的解码的数据被无间隔地传输的前提下无间隔地连续接收读取单元的解码的数据。然而，在碰巧实际存在间隔的情况下，这种情况下的外部主机装置可能在时间t6和时间t8之间接收无效数据。

为了防止上述问题，如参照图2所述，当错误校正操作在先前段被输出之后被延迟时，根据本发明构思的实施例的存储装置100可输出包括虚拟数据和不正确奇偶校验的虚拟段。

图5示出了根据本发明构思的实施例的存储装置100响应于读取请求而输出数据的处理的时序图。在图5中，横坐标代表时间，纵坐标代表主机输入/输出通道io_h、内部操作op_i和内部输入/输出通道io_i的状态。主机输入/输出通道io_h指示存储装置100或非易失性存储器装置110与外部主机装置之间交换的信号。内部操作op_i指示包括由第一错误校正码块ecc102和第二错误校正码块ecc104执行的操作的控制器120的内部操作。内部输入/输出通道io_i指示控制器120与非易失性存储器装置110之间交换的信号。

从时间t1到时间t5执行的操作可与图4的从时间t1到时间t5执行的操作相同，并因此省略了其描述。

参照图1、图4和图5，在时间t6，控制器120完成到外部主机装置的解码的第一段seg1’的传输。在完全传输解码的先前段时的时间t6，当前段(即，第二段seg2)的错误校正操作e_seg2被连续执行但尚未完成。如参照图2的步骤s160所述，控制器120在时间t6将包括不正确奇偶校验p2’和虚拟数据data_dm的虚拟段seg_dm输出到外部主机装置。例如，虚拟数据data_dm可以是具有相同值的比特流、预定模式的比特流或使用随机数产生的比特流。

当虚拟段seg_dm被输出时，在时间t7，非易失性存储器装置110开始将第四段seg4传输到控制器120。当虚拟段seg_dm在时间t8仍在被输出时，第二段seg2的错误校正操作e_seg2被完成。控制器120在时间t8开始第三段seg3的错误校正操作e_seg3。

在时间t10，第四段seg4被完全传输到控制器120。在实施例中，外部主机装置基于虚拟段seg_dm的虚拟数据data_dm和不正确奇偶校验p2’来确定虚拟段seg_dm是否被不正确地传输。在时间t9，外部主机装置将重传请求r2发送到存储装置100。由于第二段seg2的错误校正操作被完成了，所以控制器120基于重传请求r2在t12将解码的第二段seg2’重传到外部主机装置。此后，在时间t13和时间t14，控制器120将解码的第三段seg3’和解码的第四段seg4’分别发送到外部主机装置。在实施例中，第四段seg4的错误校正操作e_seg4在时间t10与时间t12之间的时间t11开始。

如上所述，当存储装置100未输出解码的数据的延迟部分出现时，存储装置100将虚拟数据发送到外部主机装置，因而防止外部主机装置接收不想要的数据。虚拟数据可能是想要的，以便外部主机装置响应于虚拟数据而将重传请求r2发送到存储装置100。相应地，有可能在保持存储装置100的可靠性的同时还通过早期响应特性来实现提高的运行速度。

图6示出了根据本发明构思的实施例的存储装置100响应于读取请求而输出数据的示例的时序图。从时间t1到时间t5执行的操作可与图5的从时间t1到时间t5执行的操作相同，并因此省略了其描述。

参照图1、图5和图6，在时间t6，控制器120完成到外部主机装置的解码的第一段seg1’的传输。在完全传输了解码的先前段时的时间t6，当前段(即，第二段seg2)的错误校正操作e_seg2被连续执行但尚未完成。如参照图2的步骤s160所述，控制器120在时间t6将包括不正确奇偶校验p2’和虚拟数据data_dm的虚拟段seg_dm输出到外部主机装置。例如，虚拟数据data_dm可以是具有相同值的比特流、预定模式的比特流或使用随机数产生的比特流。

在时间t7，非易失性存储器装置110开始将第四段seg4输出到控制器120。控制器120在时间t7完成第二段seg2的错误校正操作e_seg2并开始第三段seg3的错误校正操作e_seg3。

虚拟段seg_dm在时间t8被完全传输到外部主机装置。由于在时间t8完成了第三段seg3的错误校正操作e_seg3，所以控制器120将解码的第三段seg3’输出到外部主机装置。在时间t9，控制器120开始第四段seg4的错误校正操作e_seg4。

在时间t10，控制器120将解码的第四段seg4’输出到外部主机装置。在时间t11，完全传输了解码的第四段seg4’。

当解码的第四段seg4’被接收时，外部主机装置完成读取单元的数据的接收，其中，读取单元的数据包括解码的第一段seg1’、解码的第二段seg2’、解码的第三段seg3’和解码的第四段seg4’。此后，外部主机装置针对接收的段执行错误校正解码。例如，外部主机装置基于虚拟段seg_dm的不正确奇偶校验p2’来确定必须重传解码的第二段seg2’。外部主机装置然后在时间t11将重传请求r2发送到存储装置100。控制器120响应于重传请求r2而在时间t12将解码的第二段seg2’输出到外部主机装置。

在图5中，本发明构思的实施例被示例为：外部主机装置在每个段被接收时依据段来检查奇偶校验并从存储装置110请求数据的重传。然而，如参照图6所述，外部主机装置接收读取单元的包括所有段的数据，并在接收所有的段后针对每个段检查奇偶校验。即，在一些实施例中，存储装置100可被配置为在解码的段被完全传输之后接收和处理重传请求r2。此外，在其他实施例中，存储装置100可被配置为在读取单元的所有段被完全传输之后接收和处理重传请求r2。

图7示出了根据本发明构思的实施例的存储装置100响应于读取请求而输出数据的示例的时序图。参照图1和图7，在时间t1，存储装置100从外部主机装置接收读取请求r1。响应于读取请求r1，非易失性存储器装置110在时间t2至时间t5分别将第一段seg1至第四段seg4输出到控制器120。

在第一段seg1和第二段seg2被传输到控制器120的时间t4，控制器120执行包括第一段seg1和第二段seg2的第一组的错误校正操作e_grp1。例如，每个段对应于第一错误校正码块ecc1102的错误校正编码和错误校正解码的单元。组对应于第二错误校正码块ecc2104的错误校正编码和错误校正解码的单元。第一组的错误校正操作e_grp1包括第一段seg1的错误校正解码e1_seg1、第二段seg2的错误校正解码e1_seg2以及与第一段seg1和第二段seg2有关的第二错误校正码块ecc2的错误校正编码。

当第一组的错误校正操作e_grp1完成时，非易失性存储器装置110在时间t6将第一组grp1输出到外部主机装置。第一组grp1包括解码的数据data’和由第二错误校正码块ecc2104添加的第二奇偶校验p2。

当第三段seg3和第四段seg4在时间t7被完全传输到控制器120时，控制器120执行包括第三段seg3和第四段seg4的第二组的错误校正操作e_grp2。当错误校正操作e_grp2和解码的第一组grp1的传输在t8完成时，控制器120在时间t8将解码的第二段grp2’输出到外部主机装置。

如参照图7所述，可将本发明构思的实施例应用到第一错误校正码块ecc1102的单元与第二错误校正码块ecc2104的单元不同的情况。例如，控制器120可被配置为在当前组的错误校正操作未在完全传输先前组的时间点完成时输出虚拟组。

图8示出了根据本发明构思的实施例的存储装置100设置操作模式的方法的流程图。参照图1和图8，在步骤s210中，存储装置100从外部主机装置接收设置信息。设置信息可包括用于设置存储装置100的操作模式的信息。

在步骤s220中，存储装置100确定设置信息是指示第一模式还是第二模式。例如，在一些实施例中，控制器120确定设置信息是指示第一模式还是第二模式。

如果控制器120确定设置信息指示第一模式(步骤s220中的是)，则在步骤s230中，存储装置100被控制器120设置为第一模式。例如，如参照图6所述，第一模式可以是在读取单元的数据(包括全部的段seg1’-段seg4’)被完全传输之后从响应于由第二错误校正码块ecc2104提供的奇偶校验的外部主机装置接收重传请求的模式。

如果控制器120确定设置信息指示第二模式(步骤s220中的否)，则在步骤s240中，存储装置100被控制器120设置为第二模式。例如，如参照图5所述，第二模式可以是在读取单元的数据正被传输的同时从外部主机装置接收重传请求的模式。例如，存储装置100可被配置为在每个段被完全传输之后接收重传请求r2。

在实施例中，当电被供应给存储装置100时，或当设置信息被发送到存储装置100时，可在存储装置100被制造之后一次确定或更新存储装置100的操作模式。

图9示出了图1的存储装置100的应用的框图。参照图9，存储装置200包括非易失性存储器装置210、控制器220和随机存取存储器(ram)230。控制器220包括第一错误校正码块ecc1202和第二错误校正码块ecc2204。相比于图1的存储装置100，存储装置200还包括ram230。

控制器220可将ram230用作工作存储器、缓冲存储器或高速缓存存储器。控制器220可将管理非易失性存储器装置210所需的数据或代码存储在ram230。例如，控制器220可从非易失性存储器装置210读取管理非易失性存储器装置210所需的数据或代码，并可将读取的数据或代码加载在ram230上用于驱动。

ram230可包括例如各种随机存取存储器(诸如，静态ram(sram)、动态ram(dram)、同步dram(sdram)、相变ram(pram)、磁ram(mram)、电阻式ram(rram)和铁电ram(feram)等)中的至少一个随机存取存储器。

图10示出了根据本发明构思的实施例的控制器220的框图。参照图9和图10，控制器220包括总线221、处理器222、ram223、错误校正码(ecc)块224、主机接口225、缓冲器控制电路226和存储器接口227。

总线221可被配置为提供控制器220的元件之中的通道。

处理器222可控制控制器220的整个操作，并可执行逻辑操作。处理器222可通过主机接口225与外部主机装置进行通信，处理器222可通过存储器接口227与非易失性存储器装置210进行通信，处理器222可通过缓冲器控制电路226与ram230进行通信。处理器222可将ram223用作工作存储器、高速缓存存储器或缓冲存储器来控制存储装置200。

ram223可用作处理器222的工作存储器、高速缓存存储器或缓冲存储器。ram223可存储处理器222将执行的代码或命令。ram223可存储由处理器222处理的数据。例如，ram223可包括静态ram(sram)。

错误校正码块224可包括参照图1至图8描述的第一错误校正码块ecc1202和第二错误校正码块ecc2204。在实施例中，第一错误校正码块ecc1202可被包括在存储器接口227中，而第二错误校正码块ecc2204可被包括在主机接口225中。

主机接口225可在处理器222的控制下与外部主机装置进行通信。缓冲器控制电路226可在处理器222的控制下控制ram230。

存储器接口227可响应于处理器222的控制而与非易失性存储器装置210进行通信。存储器接口227可通过输入/输出通道将命令、地址和数据传达给非易失性存储器装置210。存储器接口227可通过控制通道将控制信号传达给非易失性存储器装置210。

在实施例中，在存储装置200不包括ram230的情况下，控制器220可不包括缓冲器控制电路226。

图11示出了根据本发明构思的实施例的图1中示出的非易失性存储器装置110和图10中示出的非易失性存储器装置210的框图。

参照图1和图11，非易失性存储器装置110包括存储器单元阵列111、行解码器电路113、页缓冲器电路115、通过-失败检查(成-败检查，pass-failcheck)电路pfc116、数据输入/输出电路117和控制逻辑电路119。

存储器单元阵列111可包括多个存储器块blk1至存储器块blkz。存储器块blk1至存储器块blkz中的每个存储器块可包括多个存储器单元。存储器块blk1至存储器块blkz中的每个存储器块可通过至少一条串选择线ssl、多条字线wl和至少一条地选择线gsl连接到行解码器电路113。存储器块blk1至存储器块blkz中的每个存储器块可通过多条位线bl连接到页缓冲器电路115。存储器块blk1至存储器块blkz可共同连接到多条位线bl。存储器块blk1至存储器块blkz中的存储器单元可具有相同的结构。

行解码器电路113可通过多条地选择线gsl、多条字线wl和多条串选择线ssl连接到存储器单元阵列111。行解码器电路113可根据控制逻辑电路119的控制来运行。行解码器电路113可对通过输入/输出通道从控制器120接收的地址进行解码，并可基于解码的地址允许电压被施加到串选择线ssl、字线wl和地选择线gsl。

页缓冲器电路115可通过位线bl连接到存储器单元阵列111。页缓冲器电路115可通过多条数据线dl连接到数据输入/输出电路117。页缓冲器电路115可在控制逻辑电路119的控制下运行。

在验证读取操作之后，通过-失败检查电路(成-败检查电路)pfc116可从页缓冲器电路115接收感测结果。通过-失败检查电路(成-败检查电路)pfc116可基于接收的感测结果确定通过(pass，成功)或失败。例如，在编程验证读取操作期间，页缓冲器电路115可对导通单元(on-cell)的数量进行计数。当导通单元的数量大于或等于阈值时，通过-失败检查电路pfc116可确定验证失败。当导通单元的数量小于阈值时，通过-失败检查电路pfc116可确定验证通过。例如，在擦除验证读取操作期间，页缓冲器电路115可对截止单元(off-cell)的数量进行计数。当截止单元的数量大于或等于阈值时，通过-失败检查电路pfc116可确定擦除验证失败。当截止单元的数量小于阈值时，通过-失败检查电路pfc116可确定擦除验证通过。通过或失败确定结果可被提供给控制逻辑电路119。

数据输入/输出电路117可通过数据线dl连接到页缓冲器电路115。数据输入/输出电路117可通过输入/输出通道将页缓冲器电路115读取的数据输出到控制器120，并可将通过输入/输出通道从控制器120接收的数据提供给页缓冲器电路115。

控制逻辑电路119可通过输入/输出通道从控制器120接收命令，并可通过控制通道从控制器120接收控制信号。控制逻辑电路119可响应于控制信号而接收通过输入/输出通道提供的命令，控制逻辑电路119可将通过输入/输出通道提供的地址发送(route)到行解码器电路113，并可将通过输入/输出通道提供的数据发送(route)到数据输入/输出电路117。控制逻辑电路119可对接收的命令进行解码，并可基于解码的命令来控制非易失性存储器装置110。

图12示出了根据本发明构思的实施例的存储块blka的电路图。参照图12，存储器块blka包括多个单元串cs11至单元串cs21以及单元串cs12至单元串cs22。可沿着行方向和列方向布置多个单元串cs11至单元串cs21和单元串cs12至单元串cs22以构成行和列。

例如，沿行方向布置的单元串cs11和单元串cs12可构成第一行，而沿行方向布置的单元串cs21和单元串cs22可构成第二行。沿列方向布置的单元串cs11和单元串cs21可构成第一列，而沿列方向布置的单元串cs12和单元串cs22可构成第二列。

每个单元串可包括多个单元晶体管。单元晶体管可包括地选择晶体管gst、存储器单元mc1至存储器单元mc6以及串选择晶体管ssta和串选择晶体管sstb。每个单元串中的地选择晶体管gst、存储器单元mc1至存储器单元mc6以及串选择晶体管ssta和串选择晶体管sstb可沿与其上沿行和列布置单元串cs11至单元串cs21以及单元串cs12至单元串cs22的平面(例如，存储器块blka的衬底上的平面)垂直的高度方向进行堆叠。

存储器单元mc1至存储器单元mc6、串选择晶体管ssta和串选择晶体管sstb以及地选择晶体管gst的多个单元晶体管可以是阈值电压根据在其绝缘层捕获的电荷量而改变的电荷捕获型单元晶体管。

最底层的地选择晶体管gst的源极可共同连接到公共源极线csl。

第一行中的单元串cs11和单元串cs12的地选择晶体管gst的控制栅极可共同连接到地选择线gsl1，而第二行中的单元串cs21和单元串cs22的地选择晶体管gst的控制栅极可共同连接到地选择线gsl2。即，不同行中的单元串可连接到不同的地选择线。

共同连接到字线的是被布置在距衬底(或地选择晶体管gst)相同的高度(或顺序)的存储器单元的控制栅极。连接到不同的字线wl1至字线wl6的是被布置在不同的高度(或，顺序)的存储器单元的控制栅极。例如，存储器单元mc1可共同连接到字线wl1。存储器单元mc2可共同连接到字线wl2。存储器单元mc3可共同连接到字线wl3。存储器单元mc4可共同连接到字线wl4。存储器单元mc5可共同连接到字线wl5。存储器单元mc6可共同连接到字线wl6。

不同行中的单元串可连接到不同的串选择线。相同行中的单元串的具有相同高度(或，顺序)的串选择晶体管可连接到相同的串选择线。相同行中的单元串的具有不同高度(或，顺序)的串选择晶体管可连接到不同的串选择线。

在实施例中，相同行中的单元串的串选择晶体管可共同连接到串选择线。例如，第一行中的单元串cs11和单元串cs12的串选择晶体管ssta和串选择晶体管sstb可共同连接到串选择线。第二行中的单元串cs21和单元串cs22的串选择晶体管ssta和串选择晶体管sstb可共同连接到串选择线。

单元串cs11至单元串cs21和单元串cs12至单元串cs22的列可连接到不同的位线bl1和位线bl2。例如，第一列中的单元串cs11和单元串cs21的串选择晶体管sstb可共同连接到位线bl1。单元串cs12和单元串cs22的串选择晶体管sstb可共同连接到位线bl2。

如上所述，存储器块blka可设置为三维存储器阵列。以存储器单元mc的阵列的一个或多个物理级单片地形成3d存储器阵列，其中，存储器单元mc具有布置在硅衬底上的活动区域以及与那些存储器单元mc的操作有关的电路。与存储器单元mc的操作有关的电路可位于这样的衬底上或衬底内。术语“单片”意思是阵列的每级的层是直接沉积在3d存储器阵列的每个下面的级别的层上。

在本发明构思的实施例中，3d存储器阵列包括被垂直定向以使至少一个存储器单元位于另一存储器单元之上的垂直nand串(或单元串)。所述至少一个存储器单元mc可包括电荷俘获层。每个垂直nand串还可包括布置在存储器单元mc之上的至少一个选择晶体管。所述至少一个选择晶体管可具有与存储器单元mc相同的结构，并可与存储器单元mc一起被统一地(uniformly)形成。

通过引用包含在这里的以下专利文件(第7,679,133号美国专利、第8,553,466号美国专利、第8654587号美国专利、第8,559,235号美国专利和出版号为第2011/0233648号美国专利公开)描述了针对三维存储器阵列的合适构造，其中，使用级之间共用的字线和/或位线将三维存储器阵列构造为多个级。

图13示出了根据本发明构思的实施例的存储装置300的框图。参照图1、图9和图13，存储装置300可包括存储集群(存储器簇)311至存储集群317、群控制器(masscontroller，质量控制器，体控制器)320和随机存取存储器(ram)330。

存储集群311至存储集群317中的每个存储集群可在群控制器320的控制下执行写入、读取和擦除。存储集群311至存储集群317中的每个存储集群可通过输入/输出通道从群控制器320接收命令和地址。存储集群311至存储集群317中的每个存储集群可通过输入/输出通道与群控制器320交换数据。存储集群311至存储集群317中的每个存储集群可包括参照图1描述的存储装置100或参照图9描述的存储装置200。

存储集群311至存储集群317中的每个存储集群可通过控制通道与群控制器320交换控制信号。例如，存储集群311至存储集群317中的每个存储集群可从群控制器320接收芯片启用信号(/ce)、命令锁存启用信号(cle)、地址锁存启用信号(ale)、读取启用信号(/re)、写入启用信号(/we)、写入保护信号(/wp)、准备/占线信号(r/nb)和数据选通信号(dqs)。在存储集群311至存储集群317中的每个存储集群中，芯片启用信号(/ce)、命令锁存启用信号(cle)、地址锁存启用信号(ale)、读取启用信号(/re)、写入启用信号(/we)、写入保护信号(/wp)和数据选通信号(dqs)可被直接传输到非易失性存储器装置110或非易失性存储器装置210或者通过控制器120或控制器220传输到非易失性存储器装置110或非易失性存储器装置210。例如，存储集群311至存储集群317中的每个存储集群可将准备/占线信号r/nb和数据选通信号dqs输出到群控制器320。准备/占线信号r/nb和数据选通信号dqs可被直接传输到群控制器320或通过控制器120或控制器220传输到群控制器320。

存储集群311至存储集群317中的每个存储集群可包括第一错误校正码块ecc1(诸如，第一错误校正码块ecc1102或第一错误校正码块ecc1202)、第二错误校正码块ecc2(诸如，第二错误校正码块ecc2104或第二错误校正码块ecc2204)和第一映射表mt1。基于第一错误校正码块ecc1，存储集群311至存储集群317中的每个存储集群可针对将被写入在非易失性存储器装置110或非易失性存储器装置210的数据执行错误校正编码，并可针对从非易失性存储器装置110或非易失性存储器装置210读取的数据执行错误校正解码。例如，第一错误校正码块ecc1可基于各种错误管理算法(诸如，bch码、rs码、汉明码、涡轮码和ldpc码等)中的至少一个错误管理算法执行错误校正编码和错误校正解码。

基于第二错误校正码块ecc2，存储集群311至存储集群317中的每个存储集群可针对将被传输到群控制器320的数据执行错误校正编码，并可针对从群控制器320接收的数据执行错误校正解码。例如，第二错误校正码块ecc2可基于crc码等执行错误校正编码和错误校正解码。

存储集群311至存储集群317中的每个存储集群可基于第一映射表mt1执行地址映射。例如，存储集群311至存储集群317中的每个存储集群可使用第一映射表mt1将从群控制器320接收的地址(例如，逻辑地址lba)转换为物理地址pba。物理地址pba可以是分配给存储集群311至存储集群317中的每个存储集群的内部物理存储空间的地址。存储集群311至存储集群317中的每个存储集群可响应于群控制器320的请求而访问物理地址所指示的存储空间。例如，第一映射表mt1可被加载到控制器120的内部存储器或控制器220的外部ram230上。

在实施例中，在图13中示出了7个存储集群(存储集群311至存储集群317)。然而，存储装置300包括的存储集群的数量可不限于此。即，更多或更少的存储集群可被设置为连接到群控制器。

群控制器320可被配置为控制存储集群311至存储集群317。例如，群控制器320可通过输入/输出通道和控制通道来控制存储集群311至存储集群317，以便执行写入、读取或擦除操作。

群控制器320可被配置为与外部主机装置进行通信。群控制器320可响应于外部主机装置的控制而控制存储集群311至存储集群317。例如，群控制器320可基于与用于与存储集群311至存储集群317的通信的格式不同的格式，与外部主机装置进行通信。群控制器320与存储集群311至存储集群317进行通信的数据单元可与群控制器320与外部主机装置进行通信的数据单元不同。

群控制器320可将ram330用作工作存储器、缓冲存储器或缓存存储器。群控制器320可将用于管理存储集群311至存储集群317的数据或代码存储在ram330。例如，群控制器320可从存储集群311至存储集群317读取用于管理存储集群311至存储集群317的数据或代码，并可将读取的数据或代码加载到ram330用于驱动。

例如，群控制器320可将第二映射表mt2加载到ram330。群控制器320可基于第二映射表mt2和从外部主机装置接收的地址(例如，逻辑地址lba)选择存储集群311至存储集群317中的一个存储集群。例如，存储装置300的逻辑地址范围可由外部主机装置分配。群控制器320可划分分配的逻辑地址范围以便分别被分配到存储集群311至存储集群317。与逻辑地址的划分和分配有关的信息可被包括在第二映射表mt2中。当从外部主机装置接收逻辑地址lba和访问请求时，群控制器320可基于第二映射表mt2选择存储集群311至存储集群317的访问目标。

群控制器320可包括第二错误校正码块ecc2和第三错误校正码块ecc3。群控制器320可使用第二错误校正码块ecc2针对将被发送到存储集群311至存储集群317的数据来执行错误校正编码。群控制器320可使用第二错误校正码块ecc2针对从存储集群311至存储集群317接收的数据来执行错误校正解码。第二错误校正码块ecc2可基于例如crc码执行错误校正编码和错误校正解码。

群控制器320可使用第三错误校正码块ecc3针对与外部主机装置交换的数据执行错误校正编码。例如，群控制器320可使用第三错误校正码块ecc3针对从外部主机装置接收的数据执行错误校正解码。群控制器320可使用第三错误校正码块ecc3针对将被传输到外部主机装置的数据执行错误校正编码。例如，第三错误校正码块ecc3可基于crc码执行错误校正编码和错误校正解码。

ram330可包括各种随机存取存储器(诸如，静态ram(sram)、动态ram(dram)、同步dram(sdram)、相变ram(pram)、磁ram(mram)、电阻式ram(rram)和铁电ram(feram)等)中的至少一个随机存取存储器。

在实施例中，群控制器320与存储集群311至存储集群317可基于通道和路互连。一个通道可包括一个数据通道和一个控制通道。一个数据通道可包括八条数据线。一个控制通道可包括用于传输芯片启用信号(/ce)、命令锁存启用信号(cle)、地址锁存启用信号(ale)、读取启用信号(/re)、写入启用信号(/we)、写入保护信号(/wp)和准备/占线信号(r/nb)的控制线。

连接到一个通道的存储集群可构成路。连接到一个通道的n个存储集群可构成n-路。属于一路的存储集群可共用数据线和用于传输命令锁存启用信号cle、地址锁存启用信号ale、读取启用信号/re、写入启用信号/we、写入保护信号/wp的控制线。属于一路的多个存储集群中的每个存储集群可通过致力于(专用于)芯片启用信号/ce和准备/占线信号r/nb的控制线来与群控制器320进行通信。

在实施例中，存储集群311至存储集群317中的每个存储集群可根据参照图2至图8描述的方法来运行。例如，当一段的错误校正解码被完成时，存储集群311至存储集群317中的每个存储集群的控制器120或控制器220可将段输出到群控制器320。当当前段的错误校正解码在先前段被输出后已经过去了阈值时间的时候未被完成时，控制器120或控制器220可将包括不正确奇偶校验的虚拟段输出到群控制器320。当不正确奇偶校验被接收或当读取单元的接收的段中的至少一个段包括不正确奇偶校验时，群控制器320可将重传请求发送到相应的存储集群。

群控制器320可以轮流地访问连接到一个通道的n-路存储集群。群控制器320可独立地访问与不同通道连接的存储集群。群控制器320可轮流地或同时地访问与不同的通道连接的存储集群。

在实施例中，存储集群可以以宽io的形式与群控制器320连接。例如，连接到不同通道的存储集群可共用用于芯片启用信号/ce的控制线。可同时访问共用用于芯片启用信号/ce的控制线的存储集群。因为不同通道的数据线被同时使用，所以宽输入/输出带宽可以实现。

在图13中，本发明构思的实施例被示例为：存储装置300包括布置在群控制器320外部的ram330。然而，在其他实施例中，存储装置300可不包括布置在群控制器320外部的ram330。群控制器320可将内部ram用作缓冲存储器、工作存储器或缓存存储器。

图14示出了根据本发明构思的实施例的产生不正确奇偶校验的方法的流程图。参照图1、图9和图14，在步骤s310中，控制器120或控制器220产生虚拟数据。例如，虚拟数据可包括预定模式的比特流、固定值的比特流、模式的比特流和先前段的比特流中的至少一种比特流。

在步骤s320中，控制器120或控制器220计算虚拟数据的crc奇偶校验crc_p。例如，第二错误校正码块ecc2104(204)可基于针对虚拟数据的错误校正编码来执行crc码，以产生crc奇偶校验crc_p。

在步骤s330中，控制器120或控制器220将crc奇偶校验crc_p反相。

在步骤s340中，控制器120或控制器220将作为第二奇偶校验p2的反相的crc奇偶校验crc_p与虚拟数据一起输出。

在上述实施例中，第二错误校正码块ecc2104(204)被描述为基于crc码。然而，在其他实施例中，第二错误校正码块ecc2104(204)可基于各种错误管理算法(诸如，例如bch码、rs码、汉明码、涡轮码、ldpc码和极性码等)中的至少一个错误管理算法来执行错误校正编码和错误校正解码。

图15示出了根据本发明构思的实施例的计算装置1000的框图。参照图15，计算装置1000包括处理器1100、ram1200、存储装置1300、调制解调器1400和用户接口1500。

处理器1100可控制计算装置1000的整体操作，并可执行逻辑操作。处理器1100可以是基于硬件的数据处理装置，基于硬件的数据处理装置包括被物理地配置为执行由包括在代码或程序中的命令所表达的操作的电路。例如，处理器1100可以是片上系统(soc)。处理器1100可以是通用处理器、专用处理器或应用处理器。

ram1200可与处理器1100进行通信。ram1200可以是处理器1100或计算装置1000的主存储器。处理器1100可将代码或数据暂时存储在ram1200。

存储装置1300可与处理器1100进行通信。存储装置1300可用于长时间存储数据。即，处理器1100可将将被长时间存储的数据存储在存储装置1300中。

存储装置1300可包括非易失性存储器(诸如，例如闪速存储器、pram、mram、rram和/或fram等)。

调制解调器1400可在处理器1100的控制下与外部装置进行通信。例如，调制解调器1400可以以有线或无线的方式与外部装置进行通信。

用户接口1500可在处理器1100的控制下与用户进行通信。例如，用户接口1500可包括用户输入接口(诸如，例如键盘、小键盘、按键、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器和振动传感器等)。用户接口150还可包括用户输出接口(诸如，例如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和马达)。

存储装置1300可包括根据本发明构思的实施例的存储装置100、存储装置200和存储装置300中的一个存储装置。此外，存储装置1300可包括根据本发明构思的实施例的存储集群311至存储集群317中的一个存储集群。例如，当每个段的错误校正解码被完成时，存储装置1300可将相应的段发送到主机装置。当当前段的错误校正解码在先前段已经被完全传输后已经过了阈值时间之后未被完成时，存储装置1300可将包括虚拟数据和不正确奇偶校验的虚拟段输出到主机装置。相应地，具有快速响应特性和提高的可靠性的存储可被提供，并且计算装置1000的运行速度和可靠性可被提高。

处理器1100、ram1200、调制解调器1400和用户接口1500可构成与存储装置1300进行通信的主机装置。

根据本发明构思的实施例，当每个段的错误校正解码被完成时，存储装置可将相应段输出到外部主机装置。相应地，具有提高的运行速度的存储装置和其操作方法可被提供。

根据本发明构思的实施例，当当前段的错误校正解码在先前段被输出到外部主机装置之后的阈值时间的期间未被完成时，虚拟数据可与不正确错误校正奇偶校验一起被输出到外部主机装置。外部主机装置可基于不正确错误校正奇偶校验请求存储装置重传相应的段，并且可防止外部主机装置从存储装置获得不正确数据。相应地，保持可靠性的同时还具有更多提高的运行速度的存储装置和其操作方法可被提供。

虽然已经参照示例性实施例对本发明构思进行了描述，但是本领域技术人员将清楚，在不脱离本发明构思的精神和范围的情况下，可做出各种改变和修改。因此，应该理解上面的实施例不是限制性的，而是示出性的。