1.一种集成电路，包括：
具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括：
以阵列布置的多个逻辑瓦片，其中每个逻辑瓦片包括经由多个多路复用器连接在互连网络中的逻辑电路系统和I/O，其中所述多个逻辑瓦片包括：
具有周边的第一逻辑瓦片，该周边包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分；以及(ii)在可编程/可配置逻辑电路系统的外围的内部的周边的第二部分，其中所述第一逻辑瓦片包括被布置在第一逻辑瓦片的周边的第二部分上的存储器I/O，以及
具有周边的第二逻辑瓦片，该周边包括(i)周边的第一部分，以及(ii)周边的第二部分，所述周边的第二部分
(a)在可编程/可配置逻辑电路系统的外围的内部，并且
(b)与第一逻辑瓦片的周边的第二部分相对；以及
一个或多个块存储器阵列，位于第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分之间并与第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分相邻，其中所述一个或多个块存储器阵列电耦合至布置在第一逻辑瓦片的周边的第二部分上的存储器I/O。
2.如权利要求1所述的集成电路，其中第一逻辑瓦片包括能够与在可编程/可配置逻辑电路系统外部的电路系统通信的、布置在第一逻辑瓦片的周边的第一部分上的外部I/O。
3.如权利要求1所述的集成电路，其中：
第二逻辑瓦片的周边的第一部分形成可编程/可配置逻辑电路系统的外围的至少一部分，以及
第二逻辑瓦片包括能够与在可编程/可配置逻辑电路系统外部的电路系统通信的、布置在第二逻辑瓦片的周边的第一部分上的外部I/O。
4.如权利要求1所述的集成电路，其中所述一个或多个块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第二部分上的存储器I/O。
5.如权利要求1所述的集成电路，其中所述一个或多个块存储器阵列是SRAM。
6.一种集成电路，包括：
具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括：
以阵列布置的多个逻辑瓦片，其中每个逻辑瓦片包括互连网络，所述互连网络包括多个多路复用器，其中所述多个逻辑瓦片包括：
具有周边的第一逻辑瓦片，该周边包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分；以及(ii)在可编程/可配置逻辑电路系统的外围的内部的周边的第二部分，其中所述第一逻辑瓦片包括被布置在第一逻辑瓦片的周边的第二部分上的存储器I/O，以及
具有周边的第二逻辑瓦片，该周边包括(i)周边的第一部分，(ii)周边的第二部分，所述周边的第二部分(a)在可编程/可配置逻辑电路系统的外围的内部并且(b)与第一逻辑瓦片的周边的第二部分相对，以及(iii)周边的第三部分，所述周边的第三部分(a)在可编程/可配置逻辑电路系统的外围的内部并且(b)包括布置在第二逻辑瓦片的周边的第三部分上的存储器I/O；以及
多个存储器阵列，包括：
第一存储器阵列，所述第一存储器阵列位于第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分之间并且与第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分相邻，其中第一块存储器阵列电耦合至布置在第一逻辑瓦片的周边的第二部分上的存储器I/O，以及
第二存储器阵列，所述第二存储器阵列与第二逻辑瓦片的周边的第三部分相邻地定位，其中第二块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第三部分上的存储器I/O。
7.如权利要求6所述的集成电路，其中第一逻辑瓦片和第二逻辑瓦片各自包括能够与可编程/可配置逻辑电路系统外部的电路系统通信的、布置在相应的其周边的第一部分上的外部I/O。
8.如权利要求6所述的集成电路，其中：
第二逻辑瓦片的周边的第二部分包括布置在其上的存储器I/O，
第一块存储器阵列电耦合至布置在第一逻辑瓦片的周边的第二部分上的存储器I/O。
9.如权利要求6所述的集成电路，其中第一块存储器阵列或第二块存储器阵列中的至少一个是SRAM。
10.一种集成电路，包括：
具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括：
以阵列布置的多个逻辑瓦片，其中每个逻辑瓦片包括经由多个多路复用器连接在互连网络中的逻辑和I/O，其中所述多个逻辑瓦片包括：
具有周边的第一逻辑瓦片，该周边包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分；以及(ii)在可编程/可配置逻辑电路系统的外围的内部的周边的第二部分，其中第一逻辑瓦片包括布置在其周边的第二部分上的存储器I/O，以及
具有周边的第二逻辑瓦片，该周边包括(i)在可编程/可配置逻辑电路系统的外围的内部的周边的第一部分，以及(ii)周边的第二部分，该周边的第二部分(a)在可编程/可配置逻辑电路系统的外围的内部并且(b)与第一逻辑瓦片的周边的第二部分相对；以及
第一块存储器阵列，与第一逻辑瓦片的周边的第二部分相邻地定位，其中第一块存储器阵列电耦合至布置在第一逻辑瓦片的周边的第二部分上的存储器I/O。
11.如权利要求10所述的集成电路，其中第一块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第二部分上的存储器I/O。
12.如权利要求10所述的集成电路，还包括与第二逻辑瓦片的周边的第二部分相邻地定位的第二块存储器阵列，其中第二块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第二部分上的存储器I/O。
13.如权利要求10所述的集成电路，还包括与第二逻辑瓦片的周边的第一部分相邻地定位的第二块存储器阵列，其中第二块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第一部分上的存储器I/O。
14.如权利要求10所述的集成电路，还包括与第二逻辑瓦片的周边的第一部分相邻地定位的第二块存储器阵列，其中第二块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第一部分上的存储器I/O，并且其中第一块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第二部分上的存储器I/O。
15.如权利要求10所述的集成电路，其中：
第一逻辑瓦片还包括在可编程/可配置逻辑电路系统的外围的内部的周边的第三部分，
所述多个逻辑瓦片还包括具有周边的第三逻辑瓦片，该周边包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分，以及(ii)周边的第二部分，所述周边的第二部分(a)在可编程/可配置逻辑电路系统的外围的内部并且(b)与第一逻辑瓦片的周边的第三部分相对。
16.如权利要求15所述的集成电路，还包括第二块存储器阵列，所述第二块存储器阵列位于第一逻辑瓦片的周边的第三部分和第三逻辑瓦片的周边的第二部分之间并与第一逻辑瓦片的周边的第三部分和第三逻辑瓦片的周边的第二部分相邻，其中第二块存储器阵列电耦合至布置在第三逻辑瓦片的周边的第二部分上的存储器I/O。
17.如权利要求16所述的集成电路，其中第二块存储器阵列电耦合至布置在第一逻辑瓦片的周边的第三部分上的存储器I/O。
18.如权利要求10所述的集成电路，其中：
第二逻辑瓦片还包括周边的第三部分，该周边的第三部分(i)在可编程/可配置逻辑电路系统的外围的内部，以及
所述多个逻辑瓦片还包括具有周边的第三逻辑瓦片，该周边包括(i)周边的第一部分和(ii)周边的第二部分，该周边的第二部分(a)在可编程/可配置逻辑电路系统的外围的内部(b)与第二逻辑瓦片的周边的第三部分相对。
19.如权利要求18所述的集成电路，还包括第二块存储器阵列，所述第二块存储器阵列位于第二逻辑瓦片的周边的第三部分和第三逻辑瓦片的周边的第二部分之间并与第二逻辑瓦片的周边的第三部分和第三逻辑瓦片的周边的第二部分相邻，其中第二块存储器阵列电耦合至布置在第三逻辑瓦片的周边的第二部分上的存储器I/O。
20.如权利要求19所述的集成电路，其中第二块存储器阵列电耦合至布置在第二逻辑瓦片的周边的第三部分上的存储器I/O。
21.如权利要求10所述的集成电路，其中第二逻辑瓦片的整个周边在可编程/可配置逻辑电路系统的外围的内部。