本发明涉及OTG(On The Go)供电技术领域，更为具体地，涉及一种OTG的供电控制系统及方法。
背景技术：
OTG是近年来兴起的一项新技术。利用OTG技术可以在没有PC的情况下，实现设备间的数据传输，例如，通过OTG技术，可以使数码相机的USB接口直接与打印机的USB接口连接，从而实现在没有电脑做主机的情况下两个设备间数据的直接传输。在没有充电器或没有电源内的情况下，也可以利用OTG技术，实现两个设备间的相互充电，例如A设备与B设备通过OTG线连接，当A设备作为主设备，B设备作为从设备时，A设备向B设备供电。但在A设备向B设备供电的过程中，B设备的CPU突然停止工作，此时A设备仍然会向B设备供电，导致烧坏B设备的CPU。
技术实现要素：
鉴于上述问题，本发明的目的是提供一种OTG的供电控制系统及方法，以解决在从设备的CPU停止工作时，主设备向从设备供电会烧毁从设备CPU的问题。
一方面，本发明提供的OTG的供电控制系统，包括：CPU、micro USB接口、电压输出控制模块和电压输入控制模块，电压输出控制模块包括第一P沟道增强型MOS管，电压输入控制模块包括N沟道增强型MOS管和第二P沟道增强型MOS管；其中，CPU的OTG_DN引脚与micro USB接口的D-引脚连接；CPU的OTG_DP引脚与micro USB接口的D+引脚连接；CPU的USB_OTG_ID引脚与micro USB接口的ID引脚连接；CPU的OTG_POW_EN引脚与第一P沟道增强型MOS管的栅极连接，第一P沟道增强型MOS管的源极接入CPU的5V供电电源，第一P沟道增强型MOS管的漏极与micro USB接口的VBUS引脚连接，第一P沟道增强型MOS管的衬底接地，在第一P沟道增强型MOS管的栅极与源极之间并联有第一电阻；CPU的P5V0_OTG_VBUS引脚与第二P沟道增强型MOS管的漏极连接，第二P沟道增强型MOS管的栅极与N沟道增强型MOS管的漏极连接，第二P沟道增强型MOS管的源极与micro USB接口的VBUS引脚连接，第二P沟道增强型MOS管的衬底与源极连接，在第二P沟道增强型MOS管的源极与漏极之间并联有第一肖特基二极管，在第二P沟道增强型MOS管的源极与栅极之间并联有第二电阻，在第二P沟道增强型MOS管的漏极与栅极之间并联有第一电容；N沟道增强型MOS管的源极与衬底连接后接地，N沟道增强型MOS管的栅极通过第三电阻接入CPU的3.3V供电电源，在N沟道增强型MOS管的源极与漏极之间并联有第二肖特基二极管；micro USB接口的GND引脚接地；micro USB接口的VBUS引脚通过第二电容接地。
另一方面，本发明提供的OTG的供电控制方法，包括如下三种情况：
第一种情况为：在CPU工作且micro USB接口接入从设备时，CPU的OTG_POW_EN引脚输出低电平，导通电压输出控制模块的第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚接通，通过micro USB接口的VBUS引脚向从设备输出5V电压；以及，通过电压输入控制模块的第二P沟道增强型MOS管将5V电压接到CPU的P5V0_OTG_VBUS引脚上；
第二种情况为：在CPU工作且micro USB接口接入主设备时，CPU的OTG_POW_EN引脚输出高电平，截止第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚断开；以及，通过第二P沟道增强型MOS管将主设备输出的5V电压接到CPU的P5V0_OTG_VBUS引脚上；
第三种情况为：在CPU停止工作、CPU的3.3V供电电源断开，且micro USB接口接入主设备时，通过截止第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚断开；以及，通过截止电压输入控制模块的N沟道增强型MOS管，截止第二P沟道增强型MOS管，将主设备接到CPU的P5V0_OTG_VBUS引脚上的5V电压断开。
利用上述根据本发明提供的OTG的供电控制系统及方法，在从设备的CPU停止工作时，通过电压输入控制模块断开主设备向该从设备的CPU输入的5V电压，从而避免烧坏从设备的CPU。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1为根据本发明实施例的OTG的供电控制系统的结构示意图。
其中的附图标记为：CPU1、micro USB接口2、第一P沟道增强型MOS管3、N沟道增强型MOS管4、第二P沟道增强型MOS管5、第一电阻6、第二电阻7、第三电阻8、第一电容9、第二电容10、第三电容11、第一肖特基二极管12、第二肖特基二极管13。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
OTG线的两端分别连接一个设备，其中的一个为主设备，另一个为从设备，本发明以主设备为例对OTG的供电控制系统及方法进行说明，从设备同理可得。
图1示出了根据本发明实施例的OTG的供电控制系统的结构。
如图1所示，本发明实施例提供的OTG的控制装置，包括：CPU1、micro USB接口2、电压输出控制模块和电压输入控制模块，下面分别对这五个组成部分的结构进行说明。
CPU1包括OTG_DN引脚、OTG_DP引脚、USB_OTG_ID引脚、OTG_POW_EN引脚和P5V0_OTG_VBUS引脚，CPU1需要一个精准的供电顺序，在本发明中只需要供电顺序中的5V和3.3V这两个供电电压。
micro USB接口2用于通过OTG线与设备连接，micro USB接口2包括D+引脚、D-引脚、ID引脚、VBUS引脚和GND引脚。
电压输出控制模块用于控制CPU1向从设备输出的电压的接通或断开，电压输出控制模块包括第一P沟道增强型MOS(Meta Oxide Semiconductor)管3，MOS管的全称为金属氧化物半导体场效应管。
电压输入控制模块用于将向从设备输出的5V电压接到CPU1上，以及，在主设备切换为从设备时，将主设备输入的5V电压接到CPU1上，还用于在在主设备切换为从设备，且CPU1停止工作时，将主设备接到CPU1上的5V电压断开。电压输入控制模块包括N沟道增强型MOS管4和第二P沟道增强型MOS管5。
上面对OTG的供电控制系统的五个组成部分的结构进行了说明，下面将详细说明OTG的供电控制系统的五个组成部分之间的连接方式。
参考图1，CPU1的OTG_DN引脚与micro USB接口2的D-引脚连接，CPU的OTG_DP引脚与micro USB接口的D+引脚连接，从而实现CPU1与micro USB接口2之间的差分数据传输。
CPU1的USB_OTG_ID引脚与micro USB接口的ID引脚连接，micro USB接口2的ID引脚用于检测插入micro USB接口2的设备是主设备还是从设备，主设备与从设备均包括micro USB接口2，在两个设备之间，默认micro USB接口2的ID引脚接地的设备为主设备，即，当CPU1对应的micro USB接口2的ID引脚接地时，检测插入micro USB接口2的设备为从设备，当CPU1对应的micro USB接口2的ID引脚浮空时，识别为插入micro USB接口2的设备为主设备。
需要说明的是，在CPU1工作时，micro USB接口2的ID引脚才会进行检测，当CPU1停止工作时，micro USB接口2插入任何设备也不会检测。
CPU1的OTG_POW_EN引脚与第一P沟道增强型MOS管3的栅极连接，第一P沟道增强型MOS管3的源极接入CPU1的5V供电电源，第一P沟道增强型MOS管3的漏极与micro USB接口2的VBUS引脚连接，第一P沟道增强型MOS管3的衬底接地。
OTG_POW_EN引脚为CPU1的使能引脚，输出低电平有效，输出高电平无效，当CPU1的OTG_POW_EN引脚输出低电平时，导通第一P沟道增强型MOS管3的源极与漏极，从而将CPU1的5V供电电源与micro USB接口2的VBUS引脚接通，通过micro USB接口2的VBUS引脚向从设备输出5V电压。
在第一P沟道增强型MOS管的栅极与源极之间并联有第一电阻6，第一电阻6起到默认CPU1的OTG_POW_EN引脚为高电平状态，即不输出状态，通过CPU1的OTG_POW_EN引脚输出的高低电平状态来控制第一P沟道增强型MOS管的导通或截止，从而控制电压输出控制模块的处于通路状态或断开状态。
CPU1的P5V0_OTG_VBUS引脚与第二P沟道增强型MOS管5的漏极连接，第二P沟道增强型MOS管5的栅极与N沟道增强型MOS管4的漏极连接，第二P沟道增强型MOS管5的源极与micro USB接口2的VBUS引脚连接，第二P沟道增强型MOS管5的衬底与源极连接，在第二P沟道增强型MOS管5的源极与漏极之间并联有第一肖特基二极管12，第一肖特基二极管12的阳极与第二P沟道增强型MOS管5的漏极连接，第一肖特基二极管12的阴极与第二P沟道增强型MOS管5的源极连接，起到保护第二P沟道增强型MOS管5的作用。
在第二P沟道增强型MOS管5的源极与栅极之间并联有第二电阻7，第二电阻7起到默认micro USB接口2的VBUS引脚为高电平状态，即不输出状态。
在第二P沟道增强型MOS管的漏极与栅极之间并联有第一电容9，第一电容9起到滤波的作用。
N沟道增强型MOS管4的源极与N沟道增强型MOS管4的衬底连接后接地，N沟道增强型MOS管4的栅极通过第三电阻8接入CPU1的3.3V供电电源。在CPU1工作时，3.3V供电电源一直向CPU1提供3.3V的电压，3.3V的电压为低电平，即输出状态；而当3.3V供电电源断开时，N沟道增强型MOS管4截止，第二P沟道增强型MOS管5截止，CPU1的P5V0_OTG_VBUS与micro USB接口2的VBUS断开，CPU1停止工作。
在CPU1工作时，导通N沟道增强型MOS管4，由于N沟道增强型MOS管4的漏极与第二P沟道增强型MOS管5的栅极连接，从而导通第二P沟道增强型MOS管5，此时，电压输入控制模块处于通路状态，micro USB接口2的VBUS引脚向从设备输出的5V电压通过电压输入控制模块接到CPU1的P5V0_OTG_VBUS引脚上，具体是通过第二P沟道增强型MOS管5将micro USB接口2的VBUS引脚向从设备输出的5V电压接到CPU1的P5V0_OTG_VBUS引脚上，N沟道增强型MOS管4起到导通或截止第二P沟道增强型MOS管5的作用，N沟道增强型MOS管4为导通状态，第二P沟道增强型MOS管5也为导通状态，N沟道增强型MOS管4为截止状态，第二P沟道增强型MOS管5也为截止状态，即第二P沟道增强型MOS管5的状态与N沟道增强型MOS管4的状态相同。
在CPU1停止工作时，截止N沟道增强型MOS管4的导通，由于N沟道增强型MOS管4的漏极与第二P沟道增强型MOS管5的栅极连接，从而截止第二P沟道增强型MOS管5的导通，电压输入控制模块处于断开状态，当micro USB接口2接入的是主设备时，主设备向CPU1的P5V0_OTG_VBUS引脚提供的5V电压会由于压输入控制模块处于断开状态的原因被断开。
本发明中CPU1停止工作是指CPU1掉电后休眠的情况。
在N沟道增强型MOS管的源极与漏极之间并联有第二肖特基二极管13，第二肖特基二极管13的阳极与N沟道增强型MOS管13的源极连接后接地，第二肖特基二极管13的阴极与N沟道增强型MOS管13的漏极连接，防止N沟道增强型MOS管13的漏极电压低于源极电压导致的N沟道增强型MOS管13损坏，从而起到保护N沟道增强型MOS管的源极13的作用。
micro USB接口2的GND引脚接地；以及，micro USB接口2的VBUS引脚通过第二电容10接地，第二电容10起到滤波的作用。
上述内容详细说明了本发明提供的OTG的供电控制系统的结构。与上述系统相对应，本发明还提供一种OTG的供电控制方法，利用OTG的供电控制系统对主设备与从设备的VBUS电压进行控制。
本发明提供的OTG的供电控制方法，包括如下三种情况：
第一种情况为：在CPU工作且micro USB接口接入从设备时，CPU的OTG_POW_EN引脚输出低电平，导通电压输出控制模块的第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚接通，通过micro USB接口的VBUS引脚向从设备输出5V电压；以及，通过电压输入控制模块的第二P沟道增强型MOS管将5V电压接到CPU的P5V0_OTG_VBUS引脚上。
第一种情况是主设备通过micro USB接口向从设备供电，供电电压为5V，并将供电电压接到CPU的P5V0_OTG_VBUS引脚上
第二种情况为：在CPU工作且micro USB接口接入主设备时，CPU的OTG_POW_EN引脚输出高电平，截止第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚断开；以及，通过第二P沟道增强型MOS管将主设备输出的5V电压接到CPU的P5V0_OTG_VBUS引脚上。
第二种情况是主设备切换为从设备，断开向外输出的5V电压，并接收主设备向从设备提供的5V电压，将该5V电压接到从设备的CPU的P5V0_OTG_VBUS引脚上。
第三种情况为：在CPU停止工作、CPU的3.3V供电电源断开，且micro USB接口接入主设备时，通过截止第一P沟道增强型MOS管，将CPU的5V供电电源与micro USB接口的VBUS引脚断开；以及，通过截止电压输入控制模块的N沟道增强型MOS管，截止第二P沟道增强型MOS管，将主设备接到CPU的P5V0_OTG_VBUS引脚上的5V电压断开。
当从设备的CPU停止工作时，主设备再向从设备的CPU供电，会烧坏从设备的CPU。因此，当从设备的CPU停止工作时，需要断开主设备向从设备提供的电压。
在从设备的CPU停止工作时，向从设备供电的3.3V供电电源会自动断开变为不输出状态，从而截止N沟道增强型MOS管、截止第二P沟道增强型MOS管的导通，使电压输入控制模块的处于断开状态，从而将主设备接到从设备的CPU的P5V0_OTG_VBUS引脚上的5V电压断开。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。