技术特征:
技术总结
本发明提出一种适用于神经网络的乘加计算方法和计算电路,涉及模拟集成电路技术领域,实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成,每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成,采用片上训练实时量化乘法阵列单元阶数,为选择移位单元提供共享输入,实现运算速率的提高及功耗的降低;累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链,动态控制迭代次数,在时间域内对数据多次累加,满足不同网络层计算规模的差异性,节省硬件存储空间、降低计算复杂度、减小数据调度。
技术研发人员:刘波;夏梦雯;秦海;于华振;范虎;杨军
受保护的技术使用者:东南大学
技术研发日:2018.08.08
技术公布日:2019.02.15