技术特征：
1.一种装置，包括：接口，被配置为将所述装置耦接到互连；多个处理模块，每个所述处理模块被配置为处理数据；控制模块，被配置为控制所述多个处理模块中的每个处理模块的处理；以及高速缓存模块，被配置为存储由所述多个处理模块中的至少一个处理模块处理后的数据的至少一部分，其中，每个所述处理模块进一步包括：处理核，被配置为通过使用多个处理元件对数据执行操作来处理所述数据；输入控制单元，被配置为经由所述接口来检索数据和检索存储在所述高速缓存模块中的数据，并将检索到的数据提供给所述处理核；以及输出控制单元，被配置为将由所述处理核处理后的数据提供给所述接口和所述高速缓存模块。2.根据权利要求1所述的装置，其中，所述控制模块被配置为：经由所述接口检索配置数据，以及基于所述配置数据来设置所述多个处理模块中的至少一个处理模块。3.根据权利要求1或2所述的装置，其中，所述控制模块被配置为在所述多个处理模块之间调度命令，所述命令是响应于从所述多个处理模块的所述输入控制单元和所述输出控制单元中的一个或多个接收的多个状态而被调度的。4.根据前述权利要求中任一项所述的装置，其中，所述控制模块被配置为：控制至少一个处理模块的至少一个输出控制单元以及一个或多个处理模块的一个或多个输入控制单元，以将由所述至少一个处理模块处理后的数据经由所述高速缓存模块馈送回所述一个或多个处理模块。5.根据前述权利要求中任一项所述的装置，其中，每个所述处理模块还包括系数控制单元，所述系数控制单元被配置为经由所述接口检索系数数据。6.根据前述权利要求中任一项所述的装置，所述处理核进一步包括：数据缓冲器；以及处理控制单元，所述处理控制单元被配置为控制所述多个处理元件以处理存储在所述数据缓冲器中的输入数据。7.根据权利要求6所述的装置，其中，所述处理核还包括系数缓冲器，所述处理控制单元被配置为控制所述多个处理元件使用存储在所述系数缓冲器中的系数数据来处理存储在所述数据缓冲器中的输入数据。8.根据权利要求6或7所述的装置，其中，所述数据缓冲器是被配置为将所述输入数据存储为二维数组的二维数据缓冲器。9.根据权利要求5或7所述的装置，其中，所述系数数据包括应用于所述输入数据中的至少一些的权重系数和偏置值。10.根据前述权利要求中任一项所述的装置，其中，所述处理核的至少一个处理元件被配置为执行乘法累加运算，
所述处理核的所述至少一个处理元件还包括结果存储，所述结果存储被配置为缓存所述乘法累加运算的结果。11.根据前述权利要求中任一项所述的装置，其中，所述装置被配置为经由所述接口检索输入数据，所述输入数据表示神经网络的输入层的至少一部分。12.根据前述权利要求中任一项所述的装置，其中，每个所述处理模块处理神经网络的层的至少一部分，存储在所述高速缓存模块中的数据表示所述神经网络的下一层的至少一部分。13.根据前述权利要求中任一项所述的装置，其中，所述装置为卷积神经网络加速器。14.一种系统，包括：处理主机；至少一个存储器；根据前述权利要求中任一项所述的装置；以及互连，其将所述处理主机、所述至少一个存储器和所述装置耦接，其中，所述装置被配置为经由所述互连从所述至少一个存储器检索输入数据。15.根据权利要求14所述的系统，其中，所述互连为系统总线。