技术特征：
1.一种用于包含存储装置的混合存储器装置的高速缓存架构，所述存储装置包括：-多个非易失性存储器部分；-所述存储装置的控制器，其定向连接到所述非易失性存储器部分；-至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；-所述较快存储器部分是用于所述多个非易失性存储器部分的频繁存取的存储器区的高速缓存存储器部分。2.根据权利要求1所述的高速缓存架构，其中所述较快存储器部分是新兴存储器，此一3d交叉点存储器部分。3.根据权利要求1所述的高速缓存架构，其中所述较快存储器部分是slc或mlcnand存储器部分。4.根据权利要求1所述的高速缓存架构，其中所述控制器包含代管与所述存储器区中的每一者相关联的计数器的易失性存储器部分；所述计数器在对包含于存储器区中的至少一逻辑块地址进行任何存取时更新。5.根据权利要求1所述的高速缓存架构，其中所述存储装置的所述控制器经配置以复制包含从所述非易失性存储器部分更频繁读取的逻辑块地址的存储器区的内容及将此类存储器区存储于用作高速缓存存储器部分的所述较快存储器部分中；更频繁读取的所述逻辑块地址基于保存对所述存储器区执行的存取的数目的信息的计数器来选择。6.根据权利要求5所述的高速缓存架构，其中所述存储装置的所述控制器经配置以在与所述读取存储器区相关联的所述计数器低于某一阈值时从所述较快存储器部分驱逐包含所述更频繁读取的逻辑块地址的所述存储器区。7.根据权利要求5所述的高速缓存架构，其中所述控制器包含嵌入式易失性存储器部分用于记录参与任何存取操作的所述多个非易失性存储器部分的所述lba存储器区的所述计数器。8.根据权利要求5所述的高速缓存架构，其中仅对所述更频繁读取的逻辑块地址的小分块进行的所述存取被视作更新所述lba存储器区的所述对应计数器。9.根据权利要求5所述的高速缓存架构，其中所述存储器区在遵守以下两个条件时存储于所述较快存储器部分中：-所述存储器区用具有等于或低于经定义阈值的传送长度的命令读取；-其属于可高速缓存的lba区。10.根据权利要求1所述的高速缓存架构，其中所述控制器经配置以通过将指向所述对应高速缓存的存储器区的指针插入于可驱逐读取区表中来从所述高速缓存存储器部分驱逐不再频繁存取的所述存储器区的所述内容。11.一种设备，其包括：-主机装置；-存储装置，其具有控制器；-通信通道，其在所述主机装置与所述存储装置的所述控制器之间，其中所述存储装置包括：-多个非易失性存储器部分；
‑
所述存储装置的控制器，其定向连接到所述非易失性存储器部分；-至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；-所述较快存储器部分是用于所述多个非易失性存储器部分的高速缓存存储器部分。12.根据权利要求11所述的设备，其中所述较快存储器部分是新兴存储器，此一3d交叉点存储器部分。13.根据权利要求11所述的设备，其中所述存储装置的所述控制器经配置以复制包含从所述非易失性存储器部分更频繁读取或写入的逻辑块地址的存储器区的内容及将此类存储器区存储于用作高速缓存存储器部分的所述较快存储器部分中；更频繁读取的所述逻辑块地址基于保存对所述存储器区执行的存取的数目的信息的计数器来选择。14.根据权利要求13所述的设备，其中所述存储装置的所述控制器经配置以在与所述lba存储器区相关联的所述计数器低于某一阈值时从所述较快存储器部分驱逐包含所述更频繁读取或写入的逻辑块地址的所述存储器区。15.根据权利要求13所述的设备，其中所述控制器包含嵌入式易失性存储器部分用于记录参与任何存取操作的所述多个非易失性存储器部分的所述lba存储器区的所述计数器。16.根据权利要求13所述的设备，其中仅对所述更频繁读取的逻辑块地址的小分块进行的所述存取被视作更新所述lba存储器区的所述对应计数器。17.根据权利要求11所述的设备，其中所述控制器包含代管与所述存储器区中的每一者相关联的计数器的易失性存储器部分；所述计数器在对包含于存储器区中的至少一逻辑块地址进行任何存取时更新。18.一种用于改进包含由存储器控制器管理的多个非易失性存储器部分的存储装置中的读取阶段的方法，其包括：-提供至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；-将所述较快存储器部分用作高速缓存存储器以复制包含所述多个非易失性存储器部分的更频繁读取的逻辑块地址的存储器区的内容。19.根据权利要求18所述的方法，其中所述较快存储器部分是新兴存储器，此一3d交叉点存储器部分。20.根据权利要求18所述的方法，其进一步包括：-在对每一存储器区的逻辑块地址进行任何存取时更新与所述存储器区相关联的计数器；-当所述对应计数器超过预定阈值时选择复制于所述较快存储器部分中的所述存储器区。21.根据权利要求20所述的方法，其中所述计数器存储于所述控制器的易失性存储器部分中。22.根据权利要求18所述的方法，其中包含不太频繁读取的逻辑块的所述经高速缓存的存储器区通过更新包含指向对应高速缓存的存储器区的指针的可驱逐lba区表来从所述较快存储器部分驱逐。
23.一种用于加速包含多个非易失性存储器部分及存储器控制器的受管理存储装置的读取或存取阶段的方法，其包括：-读取所述多个非易失性存储器部分中的一者中的存储器区的逻辑块地址；-在对每一存储器区的逻辑块地址进行任何读取存取时更新与所述存储器区相关联的计数器；-当所述计数器超过设置阈值时在非易失性高速缓存存储器部分中复制所述内容，更频繁存取的存储器区。24.根据权利要求23所述的方法，其中与所述存储器区相关联的所述计数器通过新近算法周期性递减。25.根据权利要求23所述的方法，其中所述计数器在对所述对应存储器区进行任何存取时更新，即使在所述高速缓存存储器部分中的所述存储器区的所述内容的所述复制阶段之后。26.根据权利要求23所述的方法，其中所述高速缓存的存储器区的所述内容在所述对应计数器值低于预定阈值时由所述高速缓存存储器部分驱逐。27.根据权利要求26所述的方法，其中存储到具有低于所述预定阈值的存取计数器的所述存储器区的所述内容的所述高速缓存存储器部分的所述存储器位置留给另一存储器区的所述内容的下一复制阶段处理。28.根据权利要求23所述的方法，其中仅对所述更频繁读取的逻辑块地址的小分块进行的所述存取被视作更新所述lba存储器区的所述对应计数器。29.根据权利要求23所述的方法，其中非易失性高速缓存存储器部分是新兴存储器，此一3d交叉点存储器部分。30.根据权利要求23所述的方法，其中所述控制器包含嵌入式易失性存储器部分用于记录参与任何存取操作的所述多个非易失性存储器部分的所述lba存储器区的所述计数器。31.根据权利要求23所述的方法，其中所述更新阶段仅在读取命令具有等于或低于经定义阈值的传送长度之后执行。32.根据权利要求23所述的方法，其中所述非易失性高速缓存存储器部分相较于所述多个非易失性存储器部分具有更低读取延时及更高处理量。33.根据权利要求23所述的方法，其中与所述存储器区相关联的所述计数器通过新近算法周期性递减，所述新近算法在许多计数器接近饱和时或在所述高速缓存接近满载时激活。
技术总结
本公开涉及一种用于改进包含由存储器控制器管理的多个非易失性存储器部分的存储装置中的读取及/或写入阶段的方法，其包括：提供至少一较快存储器部分，其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器；将所述较快存储器部分用作读取及/或写入高速缓存存储器以复制包含所述多个非易失性存储器部分的更频繁读取或写入逻辑块的存储器区的内容。还公开一种用于受管理存储装置的特定读取高速缓存架构来实施上述方法。述方法。述方法。
技术研发人员：D
受保护的技术使用者：美光科技公司
技术研发日：2019.12.03
技术公布日：2022/7/12