芯片测试转接装置及芯片测试设备的制作方法

本发明涉及芯片测试领域，具体地涉及一种芯片测试转接装置及芯片测试设备。

背景技术：

目前，芯片研发厂商和检测机构在进行芯片安全分析和芯片安全攻击测试中，所用攻击平台设备(例如：荷兰riscure公司的inspector攻击平台设备)只能够针对采用iso/iec7816协议接口的智能卡封装形式的芯片进行安全分析测试，在芯片安全分析的故障注入攻击分析测试中，可以实现对智能卡芯片的正面和背面攻击分析测试。

但是，对于非智能卡封装形式的芯片，例如：dip(dualin-linepackage，双列直插封装)和sop(smallout-linepackage，小外形封装，包括贴片封装)等封装形式，不能直接使用现有攻击平台设备直接进行安全分析测试。为了使非智能卡封装(dip和sop等封装形式的芯片)形式的应用芯片能够在以inspector攻击平台等设备上进行芯片安全分析测试，目前主要采用以下两种方法来解决：1、采用相同的芯片电路和结构等，封装成一批智能卡封装形式的芯片进行测试；2、针对不同的芯片封装形式，通过特定转接板形式进行芯片分析测试。

但是以上两种方法均存在一些弊端，例如：第一种方法不能针对芯片实际应用的封装形式对芯片进行分析测试，可能导致分析测试结果不准确等问题；第二种方法需要针对每一种型号的芯片制备特定的转接板，而且在芯片安全分析的故障注入攻击测试中，只能对非智能卡封装形式芯片的正面进行攻击测试，这对于芯片的安全评估不全面。此外随着安全芯片的封装形式越来越多样化，以上两种芯片分析测试方法，都会造成资源的极大浪费。

技术实现要素：

为了解决或至少部分解决上述技术问题，本发明实施例提供一种芯片测试转接装置及芯片测试装置。

为了实现上述目的，本发明实施例提供一种芯片测试转接装置，其特征在于，所述芯片测试转接装置包括：转接板，与芯片测试设备通信连接；以及测试板，与所述转接板通信连接，且包括若干个芯片连接部，每一所述芯片连接部用于对不同封装形式的待测芯片进行芯片正面固定和芯片背面固定；并且，所述测试板与所述转接板之间的通信连接使得所述芯片测试设备能够对所述待测芯片分别进行正面攻击测试和背面攻击测试。

优选的，所述转接板包括：第一接口，与所述芯片测试设备的测试接口相适配，用于实现所述转接板与所述芯片测试设备的通信连接；以及第二接口，用于实现所述转接板与所述测试板的通信连接。

优选的，所述测试板具有与所述第二接口相适配的第三接口，所述第二接口和所述第三接口之间通过以下任意一者进行通信连接：rj45接口；rs232标准串口；usb接口；can总线；以及无线连接模块。

优选的，所述转接板包括测试连接部，且所述测试连接部用于实现所述转接板与所述芯片测试设备的信号验证单元或独立的信号验证设备的通信连接。

优选的，所述测试板还包括开关部，所述开关部的一端与所述转接板通信连接，另一端与若干个所述芯片连接部分别连接，用于根据所述芯片连接部所固定的待测芯片的封装形式和固定形式，分别控制各个所述芯片连接部与所述转接板之间的通断。

优选的，所述开关部包括拨码开关和连接插针。

优选的，所述芯片连接部包括以下任意一者或多者：智能卡座、双列直插封装dip芯片测试座和小外形封装sop芯片测试座。

优选的，所述dip芯片测试座针对所述待测芯片为dip芯片的情形，且包括：至少两个芯片锁紧座，且每一所述芯片锁紧座具有两排与待测dip芯片的引脚相适配的第一插孔，以将待测dip芯片直接插入其中一个所述芯片锁紧座进行芯片正面固定；以及倒装测试座，与所述芯片锁紧座配合使用，用于对待测dip芯片进行背面固定。并且所述倒装测试座具有：两排与待测dip芯片的引脚相适配的第二插孔；以及与两排所述第二插孔平行设置并分别设置在两排所述第二插孔外侧的两排插针。并且，在将所述待测dip芯片直接插入所述第二插孔时，所述待测dip芯片的引脚和所述倒装测试座的所述插针朝向相反的方向，并将所述插针插入所述芯片锁紧座上，以使所述芯片测试座固定所述待测dip芯片的背面。

优选的，所述sop芯片测试座的内侧壁具有与待测sop芯片的引脚相适配的接触点，以使sop芯片在对所述sop芯片测试座进行正面固定或背面固定时，均能够与所述sop芯片测试座进行通信连接。

相应地，本发明实施例还提供一种芯片测试设备，所述芯片测试设备包括上述芯片测试转接装置。

通过上述技术方案，本发明将分别适用于多种封装形式的多个芯片连接部集成至一个测试板上，并采用转接板将芯片测试设备与测试板连接，芯片连接部能够对芯片进行正面固定和背面固定，以实现芯片测试设备对待测芯片分别进行正面攻击测试和背面攻击测试，缩短了芯片测试过程中故障注入攻击测试的测试平台搭建时间，操作简便，有效提升了工作效率。

本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：

图1是本发明实施例提供的芯片测试转接装置的功能结构示意图；

图2是本发明实施例提供的芯片测试转接装置的实体结构示意图；

图3是本发明实施例提供的芯片倒装测试座的结构示意图

图4是本发明实施例提供的dip芯片连接部对芯片进行正面固定的示意图；以及

图5是本发明实施例提供的dip芯片连接部对芯片进行背面固定的示意图。

附图标记说明

1、转接板2、测试板

11、第一接口12、第二接口

131、测试环132、测试插针

20、芯片连接部21、第三接口

22、智能卡座231、芯片锁紧座

232、倒装测试座24、sop芯片测试座

251、拨码开关252、连接插针

3、待测dip芯片200、pcb基板

具体实施方式

以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。

需要说明的是本发明实施例中以芯片测试设备采用背景技术中所描述的攻击平台设备为例(以下称为芯片测试设备)来说明本发明的技术方案。芯片测试设备具有采用iso/iec7816协议的智能卡接口，能够与采用iso/iec7816协议的智能卡封装形式的芯片进行适配。并且利用芯片测试设备能够对待测芯片进行安全分析和安全攻击测试，其中，对待测芯片进行安全分析包括故障注入攻击分析测试(包括芯片的正面和背面攻击测试)。但是本发明实施例对芯片测试设备不作限定，可以将本发明的技术方案应用于其他任何适用的芯片测试设备。

本发明实施例中所涉及的芯片的正面是指芯片开封后露出的裸片(领域内常用die表示)具有金属层的一面，芯片背面是指芯片开封后露出的裸片具有硅衬底的一面。

图1是本发明实施例提供的芯片测试转接装置的功能结构示意图，如图1所示，芯片测试转接装置包括：转接板1，与芯片测试设备通信连接；以及测试板2，与转接板1通信连接，且包括若干个芯片连接部20，每一芯片连接部20用于对不同封装形式的待测芯片进行芯片正面固定和芯片背面固定。并且，测试板1与转接板2之间的通信连接使得芯片测试设备能够对待测芯片分别进行正面攻击测试和背面攻击测试。

在本发明优选的实施例中，转接板1包括：第一接口11，与芯片测试设备的测试接口相适配以实现所述转接板与所述芯片测试设备的通信，以及第二接口12用于实现转接板1与测试板2的通信连接。

举例来讲，芯片测试设备的测试接口为符合7816协议的智能卡接口，则第一接口11为符合7816协议的智能卡7816触点，将转接板1的7816触点一端插入芯片测试设备的测试接口，可以实现转接板1与芯片测试装置的通信。

在本发明的另一优选实施例中，测试板2具有与第二接口12相适配的第三接口21。第二接口12和第三接口21之间例如通过以下任意一种方式进行连接：rj45接口、rs232标准串口、usb接口、can总线以及无线连接模块。

举例来讲，转接板1的第二接口12和测试板2的第三接口21均为rj45接口，利用屏蔽网线将第二接口12和第三接口21连接，实现转接板1和测试板之间的通信连接，进一步实现测试板2与芯片测试设备之间的通信连接。

需要说明的是图1中的第一接口11、第二接口12和第三接口21不是必须的接口，可以采用其他合适的方式实现转接板1与芯片测试设备之间的通信连接以及转接板1与测试板2之间的通信连接。

图2是本发明实施例提供的芯片测试转接装置的实体结构示意图，如图2所示，芯片测试转接设备包括转接板1(也称为舌头板)和测试板2。

在本发明的优选实施例中，测试板2可以包括pcb基板200(图1中未示出，图2中以pcb基板200示出)，pcb基板200上集成多个芯片连接部20。

其中，转接板1包括：第一接口11、第二接口12、测试连接部(图2中均以测试环131和测试插针132示出)。但需要说明的是，测试连接部包括测试环131和测试插针132是本发明实施例的优选方案，实际应用过程中可以根据需要进行配置，例如：可以不配置测试环131和测试插针132，也可以仅配置其中之一，也可以两者均配置。

另外，其中，转接板1可以通过测试连接部与芯片测试设备的信号验证单元或独立的信号验证设备进行通信连接。

具体来讲，对芯片进行测试过程中，芯片测试设备的测试接口可以通过转接板1与测试板2进行通信连接，进而实现与测试板2所固定的待测芯片进行通信(例如：在对待测芯片进行故障注入攻击分析测试时，芯片测试设备向待测设备发送激光和电磁攻击信号)。而待测芯片受到激光或电磁攻击信号攻击后，芯片是否发生损坏、发生损坏的部位和电路节点、损坏后芯片波形变化等情况需要经过进一步验证。转接板1通过测试连接部与芯片测试设备的信号验证单元或独立的信号验证设备进行通信连接即可实现上述验证过程。

例如，将芯片测试测试设备的信号验证单元通过测试环131或测试插针132与转接板1连接，对待测芯片受到芯片测试设备的信号攻击前后的信号分别进行采集，观察待测芯片收到激光和电磁攻击信号前后的变化。或者，配置独立的示波器等信号采集设备，通过测试环131或测试插针132与转接板1连接，进而实现与待测芯片之间的通信连接，以检测待测芯片在受到激光或电磁信号攻击前后的变化。

在本发明的另一优选实施例中，测试板2包括若干个芯片连接部20，并且芯片连接部可以包括以下任意一者或多者：智能卡座22、dip芯片测试座(在图2中以芯片锁紧座231和倒装测试座232示出)、sop芯片测试座24。实际应用中，测试板2所包括的芯片连接部20的数量可以根据需要进行配置，本发明对此不作限定。

举例来讲，可以为测试板2配置智能卡座22、dip芯片测试座(在图2中以芯片锁紧座231和倒装测试座232示出)、sop芯片测试座24中的一者或者多者。例如：某生产厂家产品主要以sop芯片和智能卡芯片为主，则可以仅配置合适数量的智能卡座22和sop芯片测试座24。以下具体说明本发明实施例中提供的三种芯片连接部的对待测芯片进行固定的方式。

对于智能卡座22，至少包括分别设置于pcb基板200的正反两面的两个智能卡座22。每一个智能卡座22的形状与具有智能卡封装的待测芯片相适配，智能卡封装的待测芯片能够插入智能卡座22内。智能卡座22的位置可以根据pcb基板200的布线设计等进行调整。在pcb基板200上位于智能卡座22内侧壁的部位设置有符合7816协议的触点，以使待测智能卡芯片能够与测试板2进行通信连接，并进一步通过测试板2与转接板1之间的通信连接、转接板1与芯片测试设备之间的连接，实现芯片测试设备与待测芯片之间的通信连接。两个智能卡座22上均有一个大小适宜的开孔，其中一个用于接收对待测芯片发出的正面攻击信号，另一个用于接收对待测芯片发出的背面攻击信号。因此，其中一个智能卡座11的开孔位于pcb基板200上，另一个智能卡座22的开孔位于与pcb基板200平行的另一个组成面上。需说明的是，两个智能卡座22上的开孔大小以能够露出芯片开封后裸露的裸片为宜。

对于sop芯片测试座24，由于sop芯片为小引脚，其引脚位于芯片的两个侧面，因此，仅需要在sop芯片测试座24的内侧壁设置与待测sop芯片的引脚相适配的接触点，以使sop芯片正面固定或背面固定在所述sop芯片测试座时，均能够与sop芯片测试座24进行通信连接。

对于dip芯片测试座，参考图2，其可以包括至少两个芯片锁紧座231和一个倒装测试座232。当对芯片进行正面攻击测试时，需要对待测芯片进行正面固定，此时只需要用到芯片锁紧座231即可。本发明优选实施例中设置两个芯片锁紧座231的目的在于：利用两个芯片锁紧座231与倒装测试座232配合使用以对待测芯片进行背面固定。其中，每一个芯片锁紧座231具有两排与dip芯片的引脚相适配的第一插孔(图中未标识)，对待测dip芯片进行正面测试时，仅需要将dip芯片的引脚相应地插入芯片锁紧座231的第一插孔中即可对待测dip芯片进行固定。

而对待测dip芯片进行背面测试时，需要利用倒装测试座232与芯片锁紧座231配合使用，两者配合使用的方法在图3中结合倒装测试座的结构具体说明，另外，对dip芯片进行正面测试和背面测试的具体步骤将在图4和图5中以具体应用示例说明，此处不再赘述。

图3是本发明实施例提供的芯片倒装测试座的结构示意图，如图3所示，倒装测试座232采用独立的模块设计形式，并且倒装测试座232具有两排与待测dip芯片的引脚相适配的第二插孔2321，以及与两排所述第二插孔2321平行设置、分别设置在两排第二插孔2321外侧的两排插针2322。将待测dip芯片直接插入第二插孔2321时，待测dip芯片的引脚和倒装测试座232的插针朝向相反的方向，然后将倒装测试座的两排插针2322插入芯片锁紧座231上，芯片测试座231即可实现对待测dip芯片的背面固定。倒装测试座的第二插孔2321与插针2322之间一一对应地进行通信连接，以实现倒装测试座232对待测dip芯片进行固定后，待测dip芯片能够通过倒装测试座232和芯片锁紧座231实现与转接板1、芯片测试设备的通信连接。

在本发明优选的实施例中，测试板2还可以包括能够分别控制多路信号的通断的开关部(图1中未示出，图2中如拨码开关251和连接插针252所示出)，开关部的一端例如经第三接口21与转接板1通信连接，另一端与若干个芯片连接部20分别连接，用于根据芯片连接部20所固定的待测芯片的封装形式和固定形式，分别控制各个芯片连接部20与转接板1之间的通断，以使固定待测芯片的芯片连接部能够根据需要与芯片测试设备进行通信连接。其中，待测芯片需要进行的测试形式包括正面攻击测试或背面攻击测试，相应地，待测芯片的固定形式包括正面固定或背面固定。

优选的，开关部包括拨码开关251和连接插针252，但是，在实际应用中开关部也可以采用其他合适的开关形式。

具体来讲，不同型号的sop芯片，引脚数量可能不同，同样，对于dip封装的芯片也具有多种不同型号，引脚数量也不相同，因此，不能预先确定待测芯片的引脚与sop芯片测试座24或者dip芯片测试座的相对位置。此外，sop芯片测试座24对待测sop芯片进行正面固定或背面规定时，待测sop芯片与sop芯片测试座24的相对位置也不相同。而对于待测dip芯片的正面固定仅需要使用芯片锁紧座231，而将待测dip芯片进行背面固定需要将芯片锁紧座231和倒装测试座232结合使用，正面固定和背面固定时，待测dip芯片与dip芯片锁紧座的相对位置同样会发生变化。因此需要通过开关部根据待测芯片的封装形式、待测芯片的固定形式，控制开关部的多路信号的每一路信号的通断，以使待测芯片能够与芯片测试设备进行通信连接。

举例说明，开关部包括如图2中所示的拨码开关251和连接插针252，待测芯片为dip封装的芯片。对待测dip芯片进行正面测试时，将待测dip芯片固定放置于芯片锁紧座231上，根据待测dip芯片的引脚定义，将芯片锁紧座231与连接插针252(连接插针中每一插针的作用被预先定义，例如：接地、接电源、信号输入、信号输出等)连接，连接插针252与拨码开关251之间的对应关系也被原先设定，通过拨码开关251中每一个拨码的通断即可控制待测芯片与转接板1之间的通信连接，进一步实现待测芯片与芯片测试设备之间的通信连接。

需要说明的是，如果芯片测试转接装置用于对固定型号的大量待测芯片进行测试，例如：某企业仅生产一种型号的sop芯片，也可以设置两个sop芯片测试座24，预先通过pcb基板200进行布线，并通过转接板1和测试板2的芯片连接部20(该应用示例中使用sop芯片测试座24)来实现芯片测试设备与待测芯片进行通信连接，该情况下可以不设置开关部。

以下结合图4中本发明实施例提供的dip芯片连接部对芯片进行正面固定的示意图、以及图5中本发明实施例提供的dip芯片连接部对芯片进行背面固定的示意图，对dip芯片进行正面测试和背面测试的具体步骤进行说明，在本发明的优选实施例中，采用图2所示的转接板1与测试板2对待测dip芯片进行测试。

图4是本发明实施例提供的dip芯片连接部对芯片进行正面固定的示意图，如图4所示，待测芯片为dip封装形式的芯片，需要对该芯片进行正面故障注入攻击测试，因此需要将待进行测试分析的dip芯片进行正面开封处理，将进行正面开封处理后的待测芯片固定在芯片锁紧座231上。

具体来讲，对待测dip芯片3进行正面测试的具体步骤可以包括：

s11、根据实际需求，制备和焊接转接板1、测试板2。

转接板1、测试板2的实际规格尺寸可以根据实际的芯片测试设备的测试接口大小、测试板2的pcb基板布线设计、所需要的芯片连接部20的多少和芯片连接部20所需要适配的待测芯片的封装形式等综合后确定。

在本发明实施例中，转接板1内层可布线，且板上可布置第一接口11(采用符合7816协议的智能卡封装的芯片的触点)、第二接口12(采用rj45接口)、测试环131、测试插针132。测试板2包括pcb基板200，以及布置在pcb基板200上的第三接口21(采用rj45接口)、两个智能卡座22、两个芯片锁紧座231、倒装测试座232、sop芯片测试座24、拨动开关251、连接插针252。

需要说明的是，关于转接板1和测试板2的设计通常可以提前完成，例如在购置芯片测试设备后，根据芯片测试设备的接口确定转接板1的第一接口形式(例如符合7816协议的智能卡封装形式的芯片触点)，根据待测芯片的封装类型确定芯片连接部20的数量和形式(例如芯片连接部20包括两个sop芯片测试座24等)，不一定在需要对待测芯片进行测试时再设计转接板1和测试板2。

s12、将正面开封处理后的待测dip芯片3固定放置在两个芯片锁紧座231中的任意一个上。

s13、采用连接线(例如：杜邦线等)将固定放置待测dip芯片的芯片锁紧座231与连接插针252之间进行连接，其中芯片锁紧座231与连接插针252之间的具体对应关系，可以参考根据pcb基板200的布线设置。

其中，芯片锁紧座231与连接插针252之间的对应关系受以下因素影响：连接插针252的各个插针对应的拨动开关251的作用。其中，拨动开关251例如用作电源、接地、信号输入、信号输出等。因此，对应于拨动开关251的连接插针的各个插针也各自具有诸如电源、接地、信号输入、信号输出等不同作用，而待测dip芯片的各个引脚的作用对应具有不同作用的各个插针。根据待测dip芯片各个引脚的作用，将其与连接插针252的相应插针连接。

s14、将转接板1和测试板2之间通过连接线(例如：屏蔽网线)进行连接。

s15、将转接板1连接至芯片测试设备(例如：安全分析设备)的测试接口(例如：符合7816协议的智能卡芯片接口)。

s16、将独立的验证设备(例如：示波器等)和/或芯片测试设备的验证单元通过与转接板1连接，例如：通过连接环131或连接插针132将示波器与转接板1连接，并将芯片测试设备的验证单元通过连接环131或连接插针132与转接板1连接。

s17、利用芯片测试设备对待测dip芯片3进行正面的故障注入攻击，理由分析测试。

需要说明的是，以上步骤仅是对本发明实施例提供技术方案的示例性说明，各个步骤的顺序可以根据实际情况进行适当调整，例如：可以将s2和s3的顺序进行调换，本发明实施例对此不作限定。

图5是本发明实施例提供的dip芯片连接部对芯片进行背面固定的示意图，结合图3中倒装测试座232的结构示意图，对待测dip芯片3进行背面测试的具体步骤进行说明。如图5所示，待测芯片为dip封装形式的芯片，需要对该芯片进行背面故障注入攻击测试，因此需要将待进行测试分析的dip芯片进行背面开封处理，将进行背面开封处理后的待测芯片固定在芯片锁紧座231上。

具体来讲，对待测dip芯片3进行背面测试的具体步骤可以包括：

s21、根据实际需求，制备和焊接转接板1、测试板2，详细过程可以参考步骤s12，需要注意的是，对dip芯片进行背面测试需要用到倒装测试座232，倒装测试座是一个独立的模块。

s22、将背面开封处理后的待测dip芯片3固定放置于倒装测试座23的第二插孔2321上，利用插针2322将倒装测试座倒置固定放置于芯片锁紧座231上。

需要说明的是倒装测试座232是一个独立的模块，两排第二插孔2321之间设置有开孔(开孔的大小和形状根据芯片测试的需要进行设计，本发明对此不作限定)，倒装测试座232主要用于将待测dip芯片固定放置在其第二插孔2321上之后，利用插针2322将倒装测试座倒置固定放置于芯片锁紧座231上。

s23、参考步骤s13，此处不再赘述。

s24、参考步骤s14，此处不再赘述。

s25、参考步骤s15，此处不再赘述。

s26、参考步骤s16，此处不再赘述。

s27、利用芯片测试设备对待测dip芯片3进行背面的故障注入攻击，理由分析测试。

对待测dip芯片3进行背面测试与对待测dip芯片3进行背面测试的步骤基本相同，最大的区别在步骤2，需要将芯片锁紧座231和倒装测试座232配合使用，以对背面开封处理后的待测dip芯片3进行背面固定。

需要说明的是，本发明实施例中对于dip封装和sop封装的芯片引脚数量不作限定。同时，对于dip芯片测试座的芯片测试座131的插孔、倒装测试座132的插针和插孔数量、以及sop芯片测试座的插孔数量同样不作限定，但是，芯片测试座131的插孔、倒装测试座132的插针和插孔数量应当相互适配，例如：芯片测试座131的单排插孔数量应该不少于倒装测试座132的单排插针数量，最好是两者的数量相等，以对芯片转接装置进行最大限度地利用，避免资源浪费。

通过上述技术方案，本发明实施例将分别适用于多种封装形式的多个芯片连接部集成至一个测试板上，并采用转接板将芯片测试设备与测试板连接，芯片连接部能够对芯片进行正面固定和背面固定，以实现芯片测试设备对待测芯片分别进行正面攻击测试和背面攻击测试，缩短了芯片测试过程中故障注入攻击测试的测试平台搭建时间，操作简便，有效提升了工作效率。

相应地，本发明实施例还提供一种芯片测试设备，芯片测试设备包括上述芯片测试转接装置。

芯片测试设备的具体实施细节和有益效果参考上述芯片测试转接装置，此处不再赘述。

本领域内的技术人员应明白，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。