乘法器装置的制作方法

文档序号:21317824发布日期:2020-06-30 20:47阅读:284来源:国知局
乘法器装置的制作方法

本发明涉及一种电子装置,尤其涉及一种乘法器装置。



背景技术:

包括神经网络系统在内的人工智能系统所使用的各种运算可利用例如乘法及矩阵乘法等运算,且每一乘法所消耗的时间或矩阵乘法所消耗的时间可显著影响系统的总体性能。

神经元电路是神经网络的基本组成元件。传统的神经元电路通常主要由乘法器电路构成,乘法器电路利用频率信号来控制电流源提供对电容进行充电的充电电流,藉由控制充电电流的大小与电容的充电时间可于电容上获得代表乘积结果的电压。由于传统的乘法器电路为利用电流源提供的充电电流与充电时间来做为乘法运算的参数,当进行越多位的乘法运算时,乘法运算所需的时间将越长,如此将大幅降低神经网络系统的性能。此外,传统的乘法器电路要将输出电压作为下一级的乘法器电路的输入信号时,皆需依据查找表将输出电压转换为对应的频率信号,才能控制下一级的乘法器电路的电流源来进行另一乘法运算,如此除了需要额外设置查找表外,模拟信号与数字信号间的转换也将提高电路的复杂度。



技术实现要素:

本发明提供一种乘法器装置,可有效缩短进行乘法运算所需的时间,而可大幅提高神经网络系统的性能。

本发明的乘法器装置包括至少一个第一乘法器电路,第一乘法器电路可包括第一电阻电容电路、第一重置开关、第一输入开关以及第一运算控制电路。第一重置开关耦接于第一电阻电容电路的第一输出电容与电源电压之间,受控于第一重置信号重置第一输出电容上的电压。第一输入开关耦接第一电阻电容电路。第一运算控制电路耦接第一输入开关,于第一输出电容的电压被重置后,依据第一输入信号与第二输入信号控制第一输入开关导通以对第一输出电容进行放电,而于第一输出电容上产生代表第一输入信号与第二输入信号的第一乘积结果。

基于上述,本发明实施例的第一运算控制电路可依据第一输入信号与第二输入信号控制第一输入开关导通,以对经重置的第一输出电容进行放电,而于第一输出电容上产生代表第一输入信号与第二输入信号的第一乘积结果。如此依据第一输入信号与第二输入信号控制第一输入开关导通,可有效降低进行乘法运算所需的时间,而可大幅提高神经网络系统的性能。

为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

附图说明

图1是依照本发明的实施例的一种乘法器装置的示意图。

图2是依照本发明另一实施例的一种乘法器装置的示意图。

图3是依照图2实施例的信号波形示意图。

图4是依照本发明另一实施例的一种乘法器装置的示意图。

图5是依照本发明另一实施例的一种乘法器装置的示意图。

图6是依照本发明另一实施例的一种乘法器装置的示意图。

图7是依照图6实施例的信号波形示意图。

图8是依照本发明另一实施例的一种乘法器装置的示意图。

图9是依照图8实施例的信号波形示意图。

图10是依照本发明另一实施例的一种乘法器装置的示意图。

图11是依照本发明另一实施例的一种乘法器装置的示意图。

图12是依照本发明另一实施例的一种乘法器装置的示意图。

图13是依照本发明另一实施例的一种乘法器装置的示意图。

图14是依照本发明另一实施例的一种乘法器装置的示意图。

图15是依照本发明另一实施例的一种乘法器装置的示意图。

具体实施方式

本说明书(包括申请专利范围)中所使用的术语“耦接”可指任何直接或间接连接方式。举例来说,“第一装置耦接到第二装置”可解释为“第一装置直接连接到第二装置”或“第一装置通过其它装置或连接方式间接连接到第二装置”。此外,在附图和实施例中任何适当的地方,具有相同参考标号的元件/装置/步骤表示相同或相似的部分。不同实施例中的具有相同参考标号或名称的元件/装置/步骤可交互参考。

下文提供多个实施例以详细描述本揭露,但本揭露不限于所提供的实施例,并且所提供的实施例可适当的结合。在以下的实施例中,相同或相似的元件符号代表相同或相似的构件或信号。

图1是依照本发明的实施例的一种乘法器装置的示意图,请参照图1。本实施例的乘法器装置包括一个乘法器电路100,乘法器电路100可包括电阻电容电路102、重置开关sw1、输入开关sw2以及运算控制电路104,重置开关sw1耦接于电源电压vdd与电阻电容电路102之间,输入开关sw2耦接于电阻电容电路102与接地之间,输入开关sw2的控制端耦接运算控制电路104。电阻电容电路102可包括输出电容c1,重置开关sw1受控于重置信号sr1(其可例如由运算控制电路104提供)而被导通,以利用电源电压vdd重置电容c1上的电压。在输出电容c1的电压被重置后,运算控制电路104依据输入信号s1与s2控制输入开关sw2导通,例如,在本实施例中,运算控制电路104可透过输出控制信号sc1来控制输入开关sw2导通的次数与时间,于输出电容c1上产生代表输入信号s1与s2的乘积结果的电压vo1。

举例来说,依据输入信号s1与s2导通输入开关sw2两次,两次的导通时间分别为t1与t2,则输出电容c1上的电压vo1可如下式(1)所示:

其中r为电阻r1的电阻值,c为输出电容c1的电容值,vdd(w1×w2)可代表输入信号s1与s2的乘积结果。如此藉由控制输入开关sw2的导通来进行乘法运算,相较于习知技术通过控制充电电流的大小与电容的充电时间来进行乘法运算,本实施例可大幅缩减执行乘法运算所需的时间,减低功率消耗,且本实施例的乘法器电路100所输出的电压vo1可直接作为下一级乘法器电路的输入信号,而不需如习知技术般,需再进行模拟信号与数字信号间的转换。因此可降低电路的复杂度以及电路设计的难度。在部份实施例中,可透过调整电阻r1的电阻值r来放大或缩小乘法器电路100所输出的电压vo1。此外,由于乘法器电路100的架构简单,可轻易地重新执行乘法运算,乘法器电路100可每隔一段预设时间重新执行乘法运算,以避免电容c1所储存的电荷因漏电而随时间流失。

图2是依照本发明另一实施例的一种乘法器装置的示意图,乘法器装置包括一个乘法器电路200。在本实施例中,运算控制电路104可包括比较器a1、开关sw3~sw6、电阻r2以及电容c2,其中开关sw3耦接于电源电压vdd与比较器a1的正输入端之间,电容c2耦接于比较器a1的正输入端与接地之间,电阻r2与开关sw4串接于比较器a1的正输入端与接地之间,开关sw5与sw6的一端耦接比较器a1的负输入端,开关sw5与sw6的另一端分别接收输入信号s1与s2。图3是依照图2实施例的信号波形示意图,请同时参照图2与图3,如图3所示,重置信号sr1可先导通开关sw1与sw3以重置电容c1与c2上的电压。在完成电容c1与c2的电压重置后,控制信号sc2可控制开关sw4在t1期间与t2期间导通。其中当开关sw4在t1期间导通时,控制信号sc3也同时控制开关sw5进入导通状态,当开关sw4在t2期间导通时,控制信号sc4也同时控制开关sw6进入导通状态,如此可使比较器a1在t1期间与t2期间分别接收输入信号s1与s2。在本实施例中,输入信号s1包括共模电压vcm以及输入电压vw1,输入信号s2包括共模电压vcm以及输入电压vx1,此外电阻r1、r2具有电阻值r,电容c1、c2具有电容值c,如此本实施例的控制信号sc1的导通时间t1与t2可如下式(2)、(3)所示:

此外,电压vo1则可如下列式(4)所示:

本实施例的乘法器装置虽可透过电压vo1获得输入信号s1与s2的乘积结果,然而由于电压vo1包括共模电压vcm与输入电压vx1和输入电压vw1的乘积的成份,因此电压vo1并未正确地反应输入信号s1与s2的乘积结果。为进一步消除共模电压vcm与输入电压vx1和输入电压vw1的乘积的成份,乘法器装置可例如以图4实施例的方式实施。

在图4实施例的乘法器装置中,除了如图2所示的乘法器电路200外,还更包括乘法器电路400以及开关sw13,其中乘法器电路400具有与乘法器电路200相同的电路架构,包括开关sw7~sw12、电容c3、c4、电阻r3、r4以及比较器a2等元件,其实施细节与图2实施例相同,在此不再赘述电路400的运作方式。在本实施例中,比较器a2的负输入端可分别透过开关sw11与sw12接收输入信号s3与s4,其中输入信号s3包括共模电压vcm以及输入电压-vw1,输入信号s4包括共模电压vcm以及输入电压-vx1。此外,比较器a1的负输入端的输入信号s1与s2与图2实施例相同,输入信号s1包括共模电压vcm以及输入电压vw1,输入信号s2包括共模电压vcm以及输入电压vx1。

其中本实施例的乘法器电路200输出的电压可如式(4)所示,而乘法器电路400输出的电压vo2可如下式(5)所示:

在乘法器电路200与乘法器电路400完成乘法运算后,开关sw13可被导通,而使输出电容c1与输出电容c3进行电荷分享,如此乘法器装置的输出电压vout可如下式(6)所示:

如此可使乘法器装置的输出电压vout不包括共模电压vcm与输入电压vx1和输入电压vw1的乘积的成份,只要扣除已知的共模电压vcm的部份,即可获得正确的乘积结果。

图5是依照本发明另一实施例的一种乘法器装置的示意图,本实施例的乘法器装置相较于图4的乘法器装置还包括了截波器(chopper)502与504,其中截波器502耦接电容c2的一端、开关sw5、sw6以及比较器a1的正、负输入端,截波器502可接收电容c2提供的电压信号,透过开关sw5、sw6接收输入信号s1或s2,并对电容c2提供的电压信号及所接收的输入信号s1或输入信号s2进行交换处理后分别输出至比较器a1的正、负输入端,以抑制比较器a1的电压偏移(voltageoffset),避免造成乘积结果出现误差。类似地,截波器504耦接电容c4的一端、开关sw11、sw12以及比较器a2的正、负输入端,截波器504可接收电容c4提供的电压信号,透过开关sw11、sw12接收输入信号s3或s4,并对电容c4提供的电压信号及所接收的输入信号s3或输入信号s4进行交换处理后分别输出至比较器a2的正、负输入端,以抑制比较器a2的电压偏移。例如在接收输入信号s1时,电容c1提供的电压信号为直接连接至比较器a1的正输入端,而在接收输入信号s2时,电容c1提供的电压信号为互换连接至比较器a1的负输入端,类似地,在接收输入信号s3时,电容c2提供的电压信号为直接连接至比较器a2的正输入端,而在接收输入信号s4时,电容c2提供的电压信号为互换连接至比较器a2的负输入端。

进一步来说,本实施例的控制信号sc1的导通时间t1与t2可如下式(7)、(8)所示:

其中r为电阻r3、r4的电阻值,c为输出电容c3、c4的电容值,本实施例的控制信号sc5的导通时间t1与t2可如下式(9)、(10)所示:

其中vos为比较器a1、a2的偏移电压。因此,本实施例的乘法器电路200与400输出的电压vo1、vo2可如下式(11)、(12)所示:

而在开关sw13被导通,使输出电容c1与输出电容c3进行电荷分享后,乘法器装置的输出电压vout可如下式(13)所示:

如此可有效地抑制比较器的电压偏移的影响。

图6是依照本发明另一实施例的一种乘法器装置的示意图,乘法器装置包括一个乘法器电路600。与图2实施例相比,本实施例的运算控制电路602可包括开关sw14~sw17、电容c5、c6、电阻r5、r6、反相器in1、in2以及逻辑电路604,在本实施例中,逻辑电路604可例如为与门and1。开关sw14的一端耦接反相器in1的输入端,另一端则用以接收输入信号(例如输入电压vx1或vw1)。电容c5耦接于反相器in1的输入端与接地之间,电阻r5与开关sw15耦接于反相器in1的输入端与接地之间。开关sw16耦接于反相器in2的输入端与电源电压vdd之间。电容c6耦接于反相器in2的输入端与接地之间,电阻r6与开关sw17耦接于反相器in2的输入端与接地之间。此外,与门and1的反相输入端耦接反相器in1的输出端,与门and1的非反相输入端耦接反相器in2的输出端,与门and1的输出端则耦接至输入开关sw2的控制端。

图7是依照图6实施例的信号波形示意图,请同时参照图6与图7,如图7所示,重置信号sr2可先导通开关sw14与sw16,使电压vx1与电源电压vdd分别重置电容c5与电容c6上的电压,在完成电容c5与电容c6的电压重置后,开关sw14与sw16被断开,开关sw15与sw17受控于控制信号sc6而被导通,此时电容c5可透过电阻r5与开关sw15进行放电,而电容c6可透过电阻r6与开关sw17进行放电。其中在本实施例中,当电容c5放电经过时间ta后,反相器in1的输出信号sa1由低电压水平转为高电压水平,另一方面,当电容c6放电经过时间tb后,反相器in2的输出信号sb1由低电压水平转为高电压水平,ta与tb可如下式(14)、(15)所示:

其中vth为反相器in1与in2的临限电压、r为电阻r5、r6的电压值,c为电容c5、c6的电容值。与门and1可反应反相器in1与in2的输出而使控制信号sc7于tx期间转为高电压水平,其中tx可如下式(16)所示:

依此方式将开关sw14接收的电压换为输入电压vw1,并再执行一次上述乘法器电路600的操作,可获得与门and1输出的控制信号sc7于tw期间输出高电压水平(在图7中,tx期间与tw期间被绘示为具有相同的长度,然不以此为限,在其它实施例中tx期间与tw期间可具有不同长度),其中tw可如下式(17)所示:

如此,使与门and1连续两次导通输入开关sw2,亦即使输入开关sw2于tx与tw期间导通,可使乘法器电路600输出如下式(18)所示的电压vo1。

因此电压vo1可作为输入电压vx1与vw1的乘积结果。

图8是依照本发明另一实施例的一种乘法器装置的示意图,乘法器装置包括一个乘法器电路800。在图6所示之实施例中,系为透过变换开关sw14所连接的输入电压(vx1或vw1)来改变与门and1输出的控制信号sc7的电压水平。而在图8所示之实施例中,则系透过增加另一开关sw18配合开关sw14提供不同的输入电压。如图8所示,开关sw18的一端可耦接反相器in1的输入端,另一端则用以接收输入电压vw1,藉由控制开关sw14与sw18的导通状态可切换提供给电容c5的电压。图9是依照图8实施例的信号波形示意图,请同时参照图8与图9。如图9所示,当重置信号sr4导通开关sw14,以提供输入电压vx1重置电容c5的电压时,重置信号sr3也导通开关sw116而重置电容c6的电压,此时开关sw18为断开的状态。接着,类似于图6实施例,开关sw15与sw17被控制信号sc8导通,而使电容c5、c6开始放电,进而使反相器in1、in2的输出信号sa2、sb2由低电压水平转为高电压水平。与门and1则可反应输出信号sa2、sb2于tx期间输出高电压水平的控制信号sc9,而导通输入开关sw2对电容c1进行第一次放电。

在完成对电容c1的第一次放电后。重置信号sr5导通开关sw18,以提供输入电压vw1重置电容c5的电压,同时重置信号sr3也导通开关sw16而重置电容c6的电压,此时开关sw14为断开的状态。接着,与上述操作类似,开关sw15与sw17被控制信号sc8导通,进而使反相器in1、in2的输出信号sa2、sb2由低电压水平转为高电压水平。与门and1则可反应输出信号sa2、sb2于tw期间输出高电压水平的控制信号sc9,而导通输入开关sw2对电容c1进行第二次放电。如此透过在tx以及tw期间导通输入开关sw2,可使乘法器电路800输出如式(18)所示的电压vo1。

图10是依照本发明另一实施例的一种乘法器装置的示意图。本实施例的的乘法器装置包括一个乘法器电路1000,与图8的乘法器电路800相比,本实施例的乘法器电路1000还包括了截波器1002,截波器1002耦接反相器in1与反相器in2的输入端以及电容c5与电容c6的一端,截波器1002对电容c5与电容c6提供的电压信号进行交换处理后分别输出至反相器in1与反相器in2,以抑制反相器in1与in2的临限电压的不匹配,避免造成乘积结果出现误差。

举例来说,假设本实施例反相器in1的临限电压的偏移电压为vos,反相器in2的临限电压无电压偏移的情形,在电容c5放电经过时间ta后,反相器in1的输出信号sa1由低电压水平转为高电压水平,在电容c6放电经过时间tb后,反相器in2的输出信号sb1由低电压水平转为高电压水平。在依据输入电压vx1于tx期间将控制信号sc9转为高电压水平时(此时电容c5与c6提供的电压信号为直接连接至反相器in1与in2的输入端),ta、tb与tx可如下式(19)、(20)、(21)所示:

而在依据输入电压vw1于tw期间将控制信号sc9转为高电压水平时(此时电容c5与c6提供的电压信号为互换连接至反相器in1与in2的输入端),ta、tb与tw可如下式(22)、(23)、(24)所示:

如此使与门and1连续两次导通输入开关sw2,亦即使输入开关sw2于tx与tw期间导通,可使乘法器电路1000输出如下式(25)所示的电压vo1。

如此,可有效地消除临限电压不匹配的效应,同时也可避免温度变化或低频噪声影响乘积结果。

图11是依照本发明另一实施例的一种乘法器装置的示意图。本实施例的的乘法器装置包括多个乘法器电路1100,各个乘法器电路1100与图10的乘法器电路1100的不同之处在于,各个乘法器电路1100还包括开关电路sw19,开关电路sw19耦接对应的乘法器电路1100的输出电容c1与乘法器装置的输出端之间。各个乘法器电路1100可依据不同的输入信号于输出电容c1上输出对应的乘积结果,各个乘法器电路1100的开关电路sw19可在乘积结果产生后,将输出电容c1的第一端或第二端连接至乘法器装置的输出端,藉由将不同乘法器电路1100的输出电容的正极性或负极性端耦接至乘法器装置的输出端可改变输出至乘法器装置的输出端的乘积结果的正、负号,而使乘法器装置的输出电压vout等于不同的乘法器电路1100间的乘积结果进行相加或相减的运算结果。

图12是依照本发明另一实施例的一种乘法器装置的示意图。本实施例的的乘法器装置包括多个乘法器电路1200,各个乘法器电路1200与图11的乘法器电路1100的不同之处在于,乘法器电路1100中的与门and1在本实施例中以逻辑电路1202替代,逻辑电路1202耦接反相器in1与in2的输出端以及输出开关sw2的控制端。逻辑电路1202可执行修正线性单元(rectifiedlinearunit,relu)运算,例如当于反相器in1输出的电压信号的脉宽低于预设脉宽时,可控制输入开关sw2持续导通,使输出电容c1可完全地被放电。

图13是依照本发明另一实施例的一种乘法器装置的示意图。在本实施例中,乘法器装置可包括两个与图11实施例的乘法器电路1100具有类似电路架构的乘法器电路1100-1与1100-2,差异在于本实施例的乘法器电路1100-1与1100-2中与门andp与andn的输出端耦接截波器1302,截波器1302还耦接输入开关sw31、sw33的控制端,此外,本实施例的乘法器电路1100-1与1100-2不具有开关电路sw19。其中乘法器电路1100-1与1100-2的实施方式类似于图11实施例的乘法器电路1100,本领域具通常知识者应可依据上述实施例的内容推知乘法器电路1100-1与1100-2的实施细节,因此在此不再进行赘述。在本实施例中,乘法器电路1100-1可例如用以接收输入电压vxp与vw1,其中输入电压vxp可作为正号的输入信号,而使与门andp输出具有较小脉宽的控制信号scp,而输入电压vw1用以做为权重信号,乘法器电路1100-2则可例如用以接收输入电压vxn与vw1,其中输入电压vxn可作为负号的输入信号,而使与门andn输出具有较大脉宽的控制信号scn,而输入电压vw1用以做为权重信号。乘法器电路1100-1与1100-2可作为差动乘法器电路,用以输出包括电压vop以及von的差动信号,其中乘法器电路1100-1依据输入电压vxp、vw1输出电压vop,乘法器电路1100-2依据输入电压vxn、vw1输出电压von。值得注意的是,当需要改变电压vop以及von的正负号时,可藉由截波器1302对与门andp与andn输出的控制信号scp、scn进行交换处理,而使乘法器电路1100-1输出的电压vop与乘法器电路1100-2输出的电压von的正负号互换。

图14是依照本发明另一实施例的一种乘法器装置的示意图。在本实施例中,乘法器装置可包括多个图13实施例的差动乘法器电路1400-1~1400-n以及开关电路1402,开关电路1402包括分别与差动乘法器电路1400-1~1400-n对应的多个开关swp-1~swp-n以及swn-1~swn-n,差动乘法器电路1400-1~1400-n输出的电压vop可透过对应的开关swp-1~swp-n耦接到乘法器装置的输出端tp,差动乘法器电路1400-1~1400-n输出的电压von可透过对应的开关swn-1~swn-n耦接到乘法器装置的输出端tn。透过导通swp-1~swp-n可使差动乘法器电路1400-1~1400-n中用以输出电压vop的输出电容进行电荷分享,而于输出端tp产生输出电压voutp。类似地,透过导通swn-1~swn-n可使差动乘法器电路1400-1~1400-n中用以输出电压von的输出电容进行电荷分享,而于输出端tn产生输出电压voutn。

图15是依照本发明另一实施例的一种乘法器装置的示意图。本实施例的乘法器装置相较于图13的乘法器装置更包括逻辑电路1502,逻辑电路1502耦接与门andp与andn的输出端以及截波器1302,逻辑电路1502可执行修正线性单元运算,例如当与门andp的输出信号的脉宽小于与门andn的输出信号的脉宽时,停止输出信号给截波器1302,以使输入开关sw31与sw33处于断开状态,而不使输出电容c11与c12进行放电,如此可使差动乘法器电路的差动输出等于0。

综上所述,本发明实施例的运算控制电路可依据两个输入信号控制输入开关导通,以对经重置的输出电容进行放电,而于输出电容上产生代表两个输入信号的乘积结果。如此依据两个输入信号控制输入开关导通来对经重置的输出电容进行放电,可有效降低进行乘法运算所需的时间,并减低功率消耗,而可大幅提高神经网络系统的性能。此外,本发明实施例的乘法器电路所输出的电压可直接作为下一级乘法器电路的输入信号,而不需如习知技术般,需再进行模拟信号与数字信号间的转换,因此可降低电路的复杂度以及电路设计的难度。此外,由于乘法器电路的架构简单,可轻易地重新执行乘法运算,例如每隔一段预设时间重新执行乘法运算,避免电容所储存的电荷因漏电而随时间流失。

虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1