1.一种算术设备，包括：
命令解码器，其被配置为对外部命令进行解码以产生表设定信号、输入选择信号和表输入信号；以及
激活函数af电路，其被配置为包括第一表储存电路，被配置为当所述表设定信号被激活时，将所述表输入信号以查找表形式储存到在所述第一表储存电路中所包括的可变锁存器之中的、基于所述输入选择信号选择的一个可变锁存器中，以及被配置为基于输入分配信号来提取由所述查找表实现的第一激活函数的结果值，以将所提取的结果值输出作为用于产生输出分配信号的第一表输出信号。
2.根据权利要求1所述的算术设备，
其中，所述第一表储存电路被配置为包括第一可变锁存器和第二可变锁存器；以及
其中，所述表输入信号根据所述输入选择信号而被输入并储存到所述第一可变锁存器或所述第二可变锁存器中。
3.根据权利要求1所述的算术设备，其中，所述af电路还包括第二表储存电路，用于神经网络的第二激活函数被硬接线在所述第二表储存电路中。
4.根据权利要求3所述的算术设备，其中，所述第二激活函数被设置为s形函数、双曲正切激活函数tanh、修正线性单元函数relu、带泄漏relu和最大输出激活函数maxout。
5.根据权利要求3所述的算术设备，其中，所述第二表储存电路被配置为基于所述输入分配信号来提取所述第二激活函数的结果值，以将所提取的结果值输出作为用于产生所述输出分配信号的第二表输出信号。
6.根据权利要求5所述的算术设备，其中，所述af电路基于函数选择信号而输出所述第一表输出信号和所述第二表输出信号中的一个作为所述输出分配信号。
7.根据权利要求6所述的算术设备，其中，所述函数选择信号经由模式寄存器设定而被储存到模式寄存器中，以及
其中，所述函数选择信号经由模式寄存器读取而被从所述模式寄存器输出。
8.根据权利要求1所述的算术设备，还包括mac电路，所述mac电路被配置为执行用于产生所述输入分配信号的mac算术运算，其中所述mac算术运算包括矢量数据和权重数据的乘法运算和累加运算。
9.根据权利要求8所述的算术设备，其中，所述矢量数据包含与在用于神经网络的输入层中所包含的特征相关的信息，并且所述权重数据包含与对将所述输入层的特征分类为在用于所述神经网络的输出层中所包含的结果的影响相关的信息。
10.根据权利要求8所述的算术设备，其中，所述mac电路从数据输入/输出电路或数据储存电路接收所述权重数据。
11.根据权利要求8所述的算术设备，其中，所述mac电路从数据输入/输出电路、数据储存电路和所述af电路之一接收所述矢量数据。
12.一种算术设备，包括：
外部数据解码器，其被配置为对外部数据进行解码以产生表设定信号、输入选择信号和表输入信号；以及
af电路，其被配置为包括第一表储存电路，被配置为当所述表设定信号被激活时，将所述表输入信号以查找表形式储存到在所述第一表储存电路中所包括的可变锁存器之中的、基于所述输入选择信号选择的一个可变锁存器中，以及被配置为基于输入分配信号来提取由所述查找表实现的第一激活函数的结果值，以将所提取的结果值输出作为用于产生输出分配信号的第一表输出信号。
13.根据权利要求12所述的算术设备，还包括mac电路，所述mac电路被配置为执行用于产生所述输入分配信号的mac算术运算，其中所述mac算术运算包括矢量数据和权重数据的乘法运算和累加运算。
14.根据权利要求12所述的算术设备，其中，所述af电路还包括第二表储存电路，用于神经网络的第二激活函数被硬接线在所述第二表储存电路中。
15.根据权利要求14所述的算术设备，其中，所述第二表储存电路被配置为基于所述输入分配信号来提取所述第二激活函数的结果值，以将所提取的结果值输出作为用于产生所述输出分配信号的第二表输出信号。
16.根据权利要求15所述的算术设备，其中，所述af电路基于函数选择信号而输出所述第一表输出信号和所述第二表输出信号中的一个作为所述输出分配信号。
17.根据权利要求16所述的算术设备，其中，通过对所述外部数据进行解码来产生所述函数选择信号。
18.一种算术设备，包括：
模式寄存器，其被配置为经由模式寄存器设定而储存表设定信号、输入选择信号和表输入信号；以及
af电路，其被配置为包括第一表储存电路，被配置为当所述表设定信号被激活时，将所述表输入信号以查找表形式储存到在所述第一表储存电路中所包括的可变锁存器之中的、基于所述输入选择信号而选择的一个可变锁存器中，以及被配置为基于输入分配信号来提取由所述查找表实现的第一激活函数的结果值，以将所提取的结果值输出作为用于产生输出分配信号的第一表输出信号。
19.根据权利要求18所述的算术设备，
其中，所述af电路还包括第二表储存电路，用于神经网络的第二激活函数被硬接线在所述第二表储存电路中；以及
其中，所述第二表储存电路被配置为基于所述输入分配信号来提取所述第二激活函数的结果值，以将所提取的结果值输出作为用于产生所述输出分配信号的第二表输出信号。
20.根据权利要求19所述的算术设备，
其中，所述af电路基于函数选择信号而输出所述第一表输出信号和所述第二表输出信号中的一个作为所述输出分配信号；以及
其中，所述函数选择信号经由所述模式寄存器设定而被储存到所述模式寄存器中。