数据处理方法和电子设备与流程

本申请属于通信技术领域，具体涉及一种数据处理方法和电子设备。

背景技术：

移动产业处理器(mobileindustryprocessorinterface，mipi)是一种高速差分串行传输接口，广泛应用于图像、显示、射频接口中。对于mipi接口，所有数据都是以8bit为单位进行传输的，而实际图像数据大多数是10bit、12bit或16bit等。在通过mipi接口进行图像数据传输时，根据mipi协议层数据格式的要求，需要先将原始数据转化为8bit格式的数据。

而在实现本申请过程中，发明人发现现有技术中至少存在如下问题：由于原始的图像数据的某些位上可能为固定的数据编码，在将原始图像数据转化为8bit格式的数据时，固定数据编码会在8bit格式的数据中周期性地出现，而数据的周期性会造成mipi接口传输数据过程中产生频谱尖峰。可见现有技术中通过mipi接口进行数据处理传输的过程中的通信干扰较大。

技术实现要素：

本申请实施例的目的是提供一种数据处理方法和电子设备，能够解决现有技术中通过mipi接口进行数据处理传输的过程中的通信干扰较大的问题。

为了解决上述技术问题，本申请是这样实现的：

第一方面，本申请实施例提供了一种数据处理方法，该方法包括：

获取预先存储的第一数据编码；

根据所述第一数据编码生成周期性的伪随机序列；

根据所述伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码；

基于所述第三数据编码得到移动产业处理器mipi数据编码。

第二方面，本申请实施例提供了一种数据处理的装置，包括：

获取模块，用于获取预先存储的第一数据编码；

生成模块，用于根据所述第一数据编码生成周期性的伪随机序列；

处理模块，用于根据所述伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码；

输出模块，用于基于所述第三数据编码得到移动产业处理器mipi数据编码。

第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。

第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。

第五方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第一方面所述的方法。

在本申请实施例中，根据生成的伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码，从而可以消除待发送的第二数据编码中的周期性编码；而后基于第三数据编码得到mipi数据编码，从而消除了mipi数据编码中的周期性编码，进而消除了mipi接口传输数据过程中产生的频谱尖峰，降低了通过mipi接口进行数据处理传输的过程中的通信干扰。

附图说明

图1是本申请实施例提供的数据处理方法的流程图；

图2是本申请实施例提供的数据处理装置的结构示意图；

图3是本申请实施例提供的电子设备的结构示意图之一；

图4是本申请实施例提供的电子设备的结构示意图之二。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的数据处理方法进行详细地说明。

参见图1，图1是本申请实施例提供的数据处理方法的流程图，如图1所示，包括以下步骤：

步骤101、获取预先存储的第一数据编码。

在本申请实施例中，上述预先存储的第一数据编码可以为二进制数据编码，也可以为八进制、十进制或十六进制编码，用于生成周期性的伪随机序列。上述第一数据编码可以预先存储于寄存器或其他存储介质中，或者，上述第一数据编码可以由一寄存器输出。上述寄存器具体可以为线性反馈移位寄存器(linearfeedbackshiftregister，lfsr)。

步骤102、根据所述第一数据编码生成周期性的伪随机序列。

在上述步骤102中，上述伪随机序列相当于数据加密中的加密秘钥，在本申请实施例中，为了保证上述伪随机序列的长度，上述伪随机序列可以由上述第一数据编码生成，因此为一周期性的循环编码序列。

在本申请实施例中，为了消除待发送的第二数据编码中的周期性编码，上述伪随机序列一个周期的编码长度需要根据实际需要进行设置。一般而言，假设待发送的第二数据编码的在同位出现相同编码的周期为10bit，则需要避免上述伪随机序列一个周期的编码长度为10bit，或小于10bit，以防止第二数据编码中的周期性编码无法消除。可选的，上述伪随机序列一个周期的编码长度可以为第二数据编码的在同位出现相同编码的周期的2、3或4等整数倍。

具体的，上述伪随机序列可以通过lfsr模块生成，lfsr模块可以作为伪随机码产生器。一个n阶的lfsr由n个触发器和若干个异或门组成，可以根据定义的初始状态及时序逻辑，生成周期为2ⁿ-1的伪随机序列。

在lfsr模块上始终存储着n个元素，该n个元素称为一个状态，初始时刻的状态为s1＝(b1,b2,……,bn)；第i时刻的状态为si＝(bi,bi+1,……,bi+n-1)。其中，i为1～n中的整数。

对于lfsr模块而言，初始时刻的状态编码可以看作是上述第一数据编码，时序逻辑可以为由上述lfsr结构确定的特征多项式。举例说明，当n阶lfsr根据初始状态生成的序列为{bi}，周期t＝2^n-1时，称{bi}为n阶序列。若lfsr序列{bi}满足bn+1＝t1b1+t2b2+…+tnbn，令p(x)＝1-t1x1+t2x2+……+tnxn(t0＝1)，称p(x)为lfsr的特征多项式。其中，t1～tn表示线性特征多项式的系数。

在利用lfsr模块完成步骤102时，上述伪随机序列相当于通过特征多项式生成的周期性序列。

步骤103、根据所述伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码。

在上述步骤103中，上述待发送的第二数据编码可以为通过mipi接口传输的图像数据，具体可以为8bit、10bit、12bit或16bit等形式。

在本申请实施例中，若上述第二数据编码为10bit格式，且上述第二数据编码中每个数据的某些位上存在特定的编码，则上述第二数据编码可以为xxxxxx0110xxxxxx0110xxxxxx0110xxxxxx0110。可见，上述第二数据编码中每隔10bit，编码0110周期性出现。

上述第三数据编码基于上述第二数据编码获得，具体可以通过将上述第二数据编码与上述伪随机序列之间的逻辑运算来实现。例如，在利用lfsr模块对上述第二数据编码进行加密处理的过程即为将上述第二数据编码与上述伪随机序列逐位异或的过程。上述第二数据编码在经过加密处理后，得到的第三数据编码为伪随机码，从而通过加密处理消除了第二数据编码中的周期性编码。

需要说明的是，由于上述第二数据编码与上述伪随机序列的位数可能不同，因此在上述加密处理中，仅需将上述第二数据编码中的所有编码进行加密即视为加密完成。

此外，在本申请实施例中，可以生成多个伪随机序列，对上述第二数据编码进行多次加密，从而确保消除上述第二数据编码中的周期性编码。

步骤104、基于所述第三数据编码得到移动产业处理器mipi数据编码。

在本申请实施例中，由于上述待发送的第二数据编码可以为图像数据编码，而图像数据编码包括8bit、10bit、12bit或16bit等格式。为了使得图像数据能够通过mipi接口进行传输，需要将8bit格式外的上述第三数据编码进行重组编码，最终得到8bit格式的mipi数据编码。

在本申请实施例中，根据生成的伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码，从而可以消除待发送的第二数据编码中的周期性编码；而后基于第三数据编码得到mipi数据编码，从而消除了mipi数据编码中的周期性编码，进而消除了mipi接口传输数据过程中产生的频谱尖峰，降低了通过mipi接口进行数据处理传输的过程中的通信干扰。

可选的，所述第一数据编码为n位二进制编码，且至少一位编码为1；n为大于1的正整数。

在本申请实施例中，由于上述第一数据编码用于生成伪随机序列，而伪随机序列可以与待发送的第二数据编码进行逻辑运算，因此上述第一数据编码可以与上述第二数据编码对应，为n位二进制编码。

同时，考虑到在利用线性反馈移位寄存器生成伪随机序列的过程中，当第一数据编码全为0时，寄存器处于禁止态，因此上述第一数据编码中至少一位编码为1。

进一步的，上述步骤102具体可以包括：

根据所述n位二进制编码生成周期为2ⁿ-1的伪随机序列。

在上述步骤102中，上述伪随机序列的周期与上述第一数据编码的位数相对应，若上述第一数据编码的二进制编码位数为n，则除了全0编码，还能够生成2ⁿ-1个状态的伪随机序列，上述伪随机序列的各状态顺序排列可以由寄存器的时序逻辑确定，上述特定顺序的周期为2ⁿ-1的伪随机序列即为上述伪随机序列。

可以理解的是，为了消除上述待发送的第二数据编码中的周期性编码，避免由于上述伪随机序列位数过少而导致上述第二数据编码的周期性未完全消除，上述二进制编码的位数n可以定义为较大的值。在本申请实施例中，上述二进制编码的位数n可以大于或等于上述第二数据编码的单位比特数，即若上述第二数据编码为10bit格式，则n可以取大于或等于10的整数。

进一步的，上述步骤103具体可以包括：

将所述第二数据编码中的每位二进制编码与所述伪随机序列中的每位二进制编码依次进行异或，得到所述第三数据编码。

在上述步骤103中，对上述待发送的第二数据编码进行加密的步骤可以通过将上述第二数据编码与上述伪随机序列进行逻辑运算实现，通过上述第二数据编码与随机的，从而可以消除上述第二数据中的周期性编码。具体的，上述逻辑运算可以为将所述第二数据编码中的每位二进制编码与所述伪随机序列中的每位二进制编码依次进行异或，得到第三数据编码。

进一步的，上述步骤104具体可以包括：

在所述第三数据编码为8比特格式外的数据格式的情况下，按照8比特的编码格式对所述第三数据编码进行重组编码，得到所述mipi数据编码；

其中，在所述第三数据编码的编码格式为8比特格式的情况下，所述第三数据编码为所述mipi数据编码。

在上述步骤104中，由于待发送的上述第二数据编码可以为8bit、10bit、12bit或16bit等格式，因此上述第二数据编码在经过加密处理后得到的第三数据编码仍是原格式的编码。由于mipi接口只能传输8bit格式的数据编码，则在所述第三数据编码为8比特格式外的数据格式的情况下，需要对上述第三数据编码进行重组编码。

在本申请实施例中，若上述第三数据编码为10bit格式，可以将每1组10bit的数据分割成2部分，即低位的p[0:1]和高位的p[2:9]。而后以每4组数据为一个周期，分别取出4组低位的2bit数据组成一组8bit数据，剩余的4组高位的8bit数据即为另4组8bit数据，相当于将每4组10bit的数据重组编码成5组8bit的数据，从而将上述第三数据编码转换成8bit格式，以通过mipi接口进行数据传输。

本申请实施例可以采用lfsr模块实现上述数据处理方法的过程。为便于说明，下面以n＝3为例，详细阐述上述数据处理方法的具体流程：

定义n＝3，获取该数据编码作为lfsr模块的初始状态编码，假设为001。

lfsr模块根据该初始状态编码，由时序逻辑，即通过特征多项式可以生成特定顺序的2³-1个状态的3位数据：001，010，100，011，101，111，101，111。

将先进先出(firstinfirstout，fifo)模块输出的前3位第二数据编码，逐位和lfsr模块第1次输出的3位数据编码异或，得到随机加密后的第一编码；

而后重复上述过程，取fifo模块输出的第3+1位至第2*3位数据编码，逐位和lfsr模块第2次输出的3位数据编码异或，得到随机加密后的第二编码。

而后继续重复上述的过程，若上述第二数据编码的位数小于3*(2³-1)，则将上述第二数据编码与上述伪随机序列的首位对齐，对上述第二数据编码进行逐位异或至最末位，即看作加密处理完成。

若上述第二数据编码的位数大于或等于3*(2³-1)，则直至原始数据第(2³-2)*3+1位至(2³-1)*3位和lfsr第(2³-1)次数据异或后，完成一个周期，而后再重复上述周期至上述第二数据编码最末位，即看作加密处理完成。

假设第二数据编码为：1010100110011010011011101001100001010110，即每10bit数据的末尾均存在0110编码，此时第二数据编码的前24位编码为：

101010011001101001101110；

lfsr模块输出的前24位编码为：

001010100011101111101111；将两者进行逐位异或完成一周期，得到编码：

100000111010000110000001

而后重复该周期，上述第二数据编码的后16位为：

1001100001010110；lfsr模块输出的后16位编码为：

0010101000111011；将两者进行逐位异或得到编码：

1011001001101101；最终输出的第三数据编码为：

1000001110100001100000011011001001101101。

需要说明的是，上述n＝3的情况仅为便于示意假设的情况，在实际应用中n可以取大于或等于10的整数，以完全消除上述第二数据编码中的周期性编码。

最后，在所述第三数据编码的编码格式为8比特格式的情况下，将所述第三数据编码确定为所述mipi数据编码；

在所述第三数据编码为8比特格式外的数据格式的情况下，按照8比特的编码格式对所述第三数据编码进行重组编码，得到所述mipi数据编码。

以上述第二数据编码为1010100110011010011011101001100001010110继续举例，此时第三数据编码为1000001110100001100000011011001001101101，对该编码进行重组编码，即分别取出4组低位的2bit数据10100010组成一组8bit数据10100010，剩余的4组高位的8bit数据10100110101001101010011001010110即为另4组8bit数据。相当于将每4组10bit的数据重组编码成5组8bit的数据，从而将上述第三数据编码转换成8bit格式，最终得到8bit格式的mipi数据编码：0000111000011000011011000110110110100010，可见编码0110不再在mipi数据编码中周期性出现。

需要说明的是，本申请实施例提供的数据处理方法，执行主体可以为数据处理装置，或者该数据处理装置中的用于执行数据处理的方法的控制模块。本申请实施例中以数据处理装置执行数据处理的方法为例，说明本申请实施例提供的数据处理的装置。

参见图2，图2时本申请实施例提供的数据处理装置200的结构图，如图2所示，所述数据处理装置200包括：

获取模块210，用于获取预先存储的第一数据编码；

生成模块220，用于根据所述第一数据编码生成周期性的伪随机序列；

处理模块230，用于根据所述伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码；

输出模块240，用于基于所述第三数据编码得到移动产业处理器mipi数据编码。

进一步的，所述第一数据编码为n位二进制编码，且至少一位编码为1；n为大于1的正整数。

进一步的，上述生成模块220具体可以包括：

生成单元，用于根据所述n位二进制编码生成周期为2ⁿ-1的伪随机序列；

确定单元，用于将所述2ⁿ-1的伪随机序列确定为所述伪随机序列。

进一步的，上述处理模块230具体可以包括：

处理单元，用于将所述第二数据编码中的每位二进制编码与所述伪随机序列中的每位二进制编码依次进行异或，得到所述第三数据编码。

进一步的，上述输出模块240具体可以包括：

编码单元，用于在所述第三数据编码为8比特格式外的数据格式的情况下，按照8比特的编码格式对所述第三数据编码进行重组编码，得到所述mipi数据编码；

其中，在所述第三数据编码的编码格式为8比特格式的情况下，所述第三数据编码为所述mipi数据编码；。

本申请实施例通过获取模块210获取预先存储的第一数据编码，并通过生成模块220，根据第一数据编码生成周期性的伪随机序列，并通过处理模块230根据伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码，通过输出模块240，基于第三数据编码得到mipi数据编码，从而消除了mipi数据的周期性，进而消除了mipi接口传输数据过程中产生的频谱尖峰，降低了通过mipi接口进行数据处理传输的过程中的通信干扰。

本申请实施例中的数据处理装置可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobilepersonalcomputer，umpc)、上网本或者个人数字助理(personaldigitalassistant，pda)等，非移动电子设备可以为服务器、网络附属存储器(networkattachedstorage，nas)、个人计算机(personalcomputer，pc)、电视机(television，tv)、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的数据处理装置可以为具有操作系统的装置。该操作系统可以为安卓(android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

本申请实施例提供的数据处理装置能够实现图1的方法实施例实现的各个过程，为避免重复，这里不再赘述。

可选的，如图3所示，本申请实施例还提供一种电子设备300，包括处理器301，存储器302，存储在存储器302上并可在所述处理器301上运行的程序或指令，该程序或指令被处理器301执行时实现上述数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

需要说明的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。

图4为实现本申请实施例的一种电子设备的硬件结构示意图。

该电子设备400包括但不限于：射频单元401、网络模块402、音频输出单元403、输入单元404、传感器405、显示单元406、用户输入单元407、接口单元408、存储器409、以及处理器410等部件。

本领域技术人员可以理解，电子设备400还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器410逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图4中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。

其中，处理器410，用于获取预先存储的第一数据编码；根据所述第一数据编码生成周期性的伪随机序列；根据所述伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码；基于所述第三数据编码得到移动产业处理器mipi数据编码。

在本申请实施例中，根据生成的伪随机序列对待发送的第二数据编码进行加密处理，得到第三数据编码，从而可以消除待发送的第二数据编码中的周期性编码；而后基于第三数据编码得到mipi数据编码，从而消除了mipi数据编码中的周期性编码，进而消除了mipi接口传输数据过程中产生的频谱尖峰，降低了通过mipi接口进行数据处理传输的过程中的通信干扰。

可选的，所述处理器410还用于根据所述n位二进制编码生成周期为2ⁿ-1的伪随机序列。

所述处理器410还用于将所述第二数据编码中的每位二进制编码与所述伪随机序列中的每位二进制编码依次进行异或，得到所述第三数据编码。

所述处理器410还用于在所述第三数据编码的编码格式为8比特格式的情况下，将所述第三数据编码确定为所述mipi数据编码；在所述第三数据编码为8比特格式外的数据格式的情况下，按照8比特的编码格式对所述第三数据编码进行重组编码，得到所述mipi数据编码。

本申请实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等。

本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。