控制电路的中断管理方法、装置、设备及存储介质与流程

[0001]
本发明涉及电子技术领域，尤其涉及一种控制电路的中断管理方法、装置、设备及存储介质。


背景技术：

[0002]
中断信号是处理器运作的重要环节。通常通过单比特信号传递给处理器核，通过信号边沿或电平变化来触发中断。处理器核在顺序执行指令流过程中接收到中断信号时，会打断当前程序处理，转向中断事务，处理完成后返回到断点继续执行指令流。
[0003]
目前中断信号由单比特连线实现，在处理器核正常工作的过程中，极容易受到故障注入、侧信道攻击等，使单比特的中断信号发生变化，触发中断通知，从而导致处理器核产生错误动作，使芯片安全受到威胁，由于中断信号可能会受到障碍注入与侧信道攻击，导致中断信号的安全性较低。


技术实现要素：

[0004]
本发明的主要目的在于提供一种控制电路的中断管理方法、装置、设备及存储介质，旨在解决当前中断信号的安全性较低的技术问题。
[0005]
为实现上述目的，本发明实施例提供一种控制电路的中断管理方法，其特征在于，所述控制电路的中断管理方法包括：基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0006]
优选地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤包括：将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。
[0007]
优选地，所述基于随机控制器获取初始种子的步骤包括：控制所述随机控制器通过随机发生器获取多路中断源信号；对多路所述中断源信号进行组合，生成初始种子。
[0008]
优选地，所述根据所述初始种子生成随机序列的步骤包括：
获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。
[0009]
优选地，所述触发中断并执行中断事务的步骤包括：基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。
[0010]
优选地，所述基于随机控制器获取初始种子的步骤之前包括：检测中断源信号的触发方式，若所述中断源信号的触发方式为电平触发，则对所述中断源信号的触发方式进行转换，得到转换后的中断源信号。
[0011]
优选地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤之后包括：若所述目标随机序列与所述随机序列不相同，则将所述目标随机序列进行取反处理，并将进行取反处理后的目标随机序列与随机序列进行比对；若进行取反处理后的目标随机序列与随机序列不匹配，则输出警告信息。
[0012]
为实现上述目的，本发明还提供一种控制电路的中断管理装置，所述控制电路的中断管理装置包括：生成模块，用于基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；发送模块，用于当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；比对模块，用于基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0013]
进一步地，为实现上述目的，本发明还提供一种控制电路的中断管理设备，所述控制电路的中断管理设备包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的控制电路的中断管理程序，所述控制电路的中断管理程序被所述处理器执行时实现上述的控制电路的中断管理方法的步骤。
[0014]
进一步地，为实现上述目的，本发明还提供一种存储介质，所述存储介质上存储有控制电路的中断管理程序，所述控制电路的中断管理程序被处理器执行时实现上述的控制电路的中断管理方法的步骤。
[0015]
本发明实施例提供一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明将plic输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
附图说明
[0016]
图1为本发明控制电路的中断管理方法实施例方案涉及的硬件运行环境的结构示意图；图2为本发明控制电路的中断管理方法第一实施例的流程示意图；
图3为本发明控制电路的中断管理方法第二实施例的流程示意图；图4为本发明控制电路的中断管理装置较佳实施例的功能模块示意图；图5为本发明控制电路的中断管理方法的硬件连接示意图。
[0017]
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0018]
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0019]
本发明实施例提供一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明将plic输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
[0020]
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的控制电路的中断管理设备结构示意图。
[0021]
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
[0022]
本发明实施例控制电路的中断管理设备可以是pc，也可以是平板电脑、便携计算机等可移动式终端设备。
[0023]
如图1所示，该控制电路的中断管理设备可以包括：处理器1001，例如cpu，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏（display）、输入单元比如键盘（keyboard），可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口（如wi-fi接口）。存储器1005可以是高速ram存储器，也可以是稳定的存储器（non-volatile memory），例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
[0024]
本领域技术人员可以理解，图1中示出的控制电路的中断管理设备结构并不构成对控制电路的中断管理设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
[0025]
如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及控制电路的中断管理程序。
[0026]
在图1所示的设备中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；用户接口1003主要用于连接客户端（用户端），与客户端进行数据通信；而处理器1001可以用于调用存储器1005中存储的控制电路的中断管理程序，并执行以下操作：基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序
列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0027]
进一步地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤包括：将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。
[0028]
进一步地，所述基于随机控制器获取初始种子的步骤包括：控制所述随机控制器通过随机发生器获取多路中断源信号；对多路所述中断源信号进行组合，生成初始种子。
[0029]
进一步地，所述根据所述初始种子生成随机序列的步骤包括：获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。
[0030]
进一步地，所述触发中断并执行中断事务的步骤包括：基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。
[0031]
进一步地，所述基于随机控制器获取初始种子的步骤之前，处理器1001可以用于调用存储器1005中存储的控制电路的中断管理程序，并执行以下操作：检测中断源信号的触发方式，若所述中断源信号的触发方式为电平触发，则对所述中断源信号的触发方式进行转换，得到转换后的中断源信号。
[0032]
进一步地，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤之后，处理器1001可以用于调用存储器1005中存储的控制电路的中断管理程序，并执行以下操作：若所述目标随机序列与所述随机序列不相同，则将所述目标随机序列进行取反处理，并将进行取反处理后的目标随机序列与随机序列进行比对；若进行取反处理后的目标随机序列与随机序列不匹配，则输出警告信息。
[0033]
为了更好的理解上述技术方案，下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0034]
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0035]
参照图2，本发明第一实施例提供一种控制电路的中断管理方法的流程示意图。该实施例中，所述控制电路的中断管理方法包括以下步骤：步骤s10，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；
本实施例中控制电路的中断管理方法应用于控制电路的中断管理系统，系统中至少包含有plic（platform level interrupt controller，平台级中断控制器）、处理器核以及随机控制器，其中系统可通过连接线或无线网络分别与plic、处理器核以及随机处理器通信连接，以对plic、随机控制器、处理器核进行调用；并且，plic与处理器核及随机控制器均存在通信连接，随机控制器与处理器核之间也存在通信连接，plic是一个platform level interrupt controller的架构定义，并不涉及任何实际硬件的具体实现，在本实施例中用于接收来自各设备的中断源信号，从多个中断源信号中决策出中断信号，并将中断信号发送给处理器核；处理器核用于完成所有的计算、接受/存储命令、处理数据等工作；随机控制器用于接收中断源信号，将中断源信号作为初始种子，并生成随机序列发送至plic与处理器核，在本实施例中包含一个m位宽的随机发生器，m并不用于限定随机发生器的位数，随机发生器可通过中断源信号生成随机序列。
[0036]
可以理解地，中断信号是处理器运作的重要环节。通常由plic根据n路中断源进行决策，输出一个单比特中断，并将单比特中断作为中断信号传递给处理器核。处理器核在顺序执行指令流过程中接收到中断信号时，会打断当前程序处理，转向中断事务，处理完成后返回到断点继续执行指令流。目前中断信号多由单比特连线实现，在处理器核正常工作的过程中，极容易受到故障注入、侧信道攻击等，使单比特信号发生变化，触发中断通知，从而导致处理器核产生错误动作，使芯片安全受到威胁。目前用于抗攻击的方法有：多轨逻辑，不再采用单比特信号，而是通过组合信号表示触发逻辑；冗余运算：通过多次或多组运算比对结果来判断是否为故障输入，等等方法。但是这些方法均为固定编码策略，不可防护基于能量分析的攻击方式。为解决上述问题，本申请提出一种控制电路的中断管理方法，通过选择plic的中断源信号组合作为初始种子，产生随机数；以及将中断触发的中断信号改变为多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
[0037]
进一步地，系统调用随机控制器，具体实施方式可以是系统通过其与随机控制器的有线或无线连接关系，控制随机控制器的开关开启，使随机控制器处于运行状态，并控制随机控制器从多个外接设备中获取中断源信号，将获取的多个中断源信号共同作为初始种子。在得到初始种子后，系统在每个时钟周期对初始种子进行处理，产生随机序列，并分别将产生的随机序列发送至plic与处理器核，其中将随机序列发送至处理器核时需要经过寄存器输出，以使随机序列的数据对齐。以便于在plic决策出中断信号时，控制plic将随机序列作为目标随机序列发送至处理器核，由处理器核通过对比目标随机序列与随机序列是否相同来判定是否触发中断。
[0038]
进一步地，所述基于随机控制器获取初始种子的步骤之前包括：步骤s1，检测中断源信号的触发方式，若所述中断源信号的触发方式为电平触发，则对所述中断源信号的触发方式进行转换，得到转换后的中断源信号。
[0039]
进一步地，由于中断源信号的触发方式有电平触发与边沿触发两种方式，而电平触发的方式不利于随机控制器将中断源信号作为初始种子，因此，系统对获取的中断源信号进行检测，识别中断源信号的触发方式。进一步地，若经识别确定中断源信号的触发方式为电平触发，系统获取电平触发与边沿触发之间的转换关系，并控制随机控制器在输入端gateway（闸口）中，根据转换关系将中断源信号由电平触发统一转换为边沿触发，以便于将
中断源信号作为随机控制器的初始种子。若经识别确定中断源信号的触发方式为边沿触发，说明可以将中断源信号作为初始种子，系统判定不对中断源信号进行处理。
[0040]
步骤s20，当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；进一步地，为了在plic决策出中断信号时，能够及时将接收的随机序列发送至处理器核，系统控制plic对其内部进行实时检测，并在plic检测到中断信号时，控制plic将从随机控制器接收到的随机序列作为目标随机序列发送到处理器核中，其中plic的内部逻辑决定是否将从外接设备接收的多个中断源的其中一个作为中断信号输出，并且可以向接收到的随机序列中添加标识，并通过寄存器进行输出，以保证随机序列的数据对齐，例如添加标识t，形成带有标识的目标随机序列，以便于处理器核进行识别；可以理解地，plic与多个外接设备连接，并通过其与多个外接设备的连接关系，从多个外接设备中获取中断源信号，在获取到各外接设备的多个中断源信号后，plic会对多个中断源信号的优先级进行排序，一般是按照优先级从高到低的顺序进行排序，并根据排序后的优先级结合各路使能与阈值决策并输出中断信号。例如：在plic源决策出一个中断信号时（如选择信号为1时），选择随机控制器发出的随机序列，否则（如选择信号为0时）将随机控制器发出的随机序列取反后输出，本实施例在plic内上述内容为组合逻辑实现，不需要经过寄存器延迟处理，以保证随机控制器产生随机序列和plic内二选一逻辑在同一个时钟周期内。
[0041]
步骤s30，基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0042]
进一步地，系统调用处理器核，通过处理器核将从plic接收的目标随机序列与从随机处理器接收的随机序列进行对比，通过对比目标随机序列是否与随机序列相同，来判定是否触发中断。进一步地，若经对比确定从plic接收的目标随机序列与从随机处理器接收的随机序列相同，说明中断信号未受到攻击，目标随机序列中包含的中断信息没有被篡改，判定中断信号并非因单比特信号受攻击而产生，系统通过设定的方式触发中断，执行中断信号对应的中断事务。
[0043]
进一步地，所述触发中断并执行中断事务的步骤包括：步骤s31，基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。
[0044]
进一步地，系统调用处理器核，通过处理器核的比较器判断有中断信号输入时，将中断信号写入固定的寄存器，并通过读取寄存器来决定下一步是否进入中断管理程序。进一步地，当确定进入中断管理程序时触发中断，系统通过处理器核获取中断信号对应的中断程序，识别中断程序中的中断事务，并执行中断事务。
[0045]
参照图5，本实施例中控制电路的中断管理系统包括plic、处理器核以及随机控制器，其中plic可以决策出中断信号，随机控制器与plic均通过gateway模块与外接设备连接，使得随机控制器与plic均接入经过gateway处理过的n个中断源信号，可以理解地，plic中接入的中断源信号数量比随机控制器接入的中断源信号数量多，例如随机控制器从n个中断源信号中选择m个作为控制器种子输入，多出的数量不做具体限定。进一步地，随机控制器将接入的多个中断源信号组合作为初始种子，并将初始种子生成为随机序列后通过寄存器输出至处理器核，以使随机序列的数据对齐，并将随机序列发送至plic，plic在决策出
中断信号后将接收的随机序列作为目标随机序列经过寄存器发送给处理器核，以便于处理器核通过比较器将目标随机序列与随机序列进行对比，确定是否触发中断。
[0046]
本发明实施例提供一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明将plic输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
[0047]
进一步地，参照图3，基于本发明控制电路的中断管理方法的第一实施例，提出本发明控制电路的中断管理方法的第二实施例，在第二实施例中，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤包括：步骤s32，将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；步骤s33，若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；步骤s34，若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。
[0048]
进一步地，为确定处理器核中，从plic接收的目标随机序列是否与从随机控制器接收的随机序列相同，系统调用处理器核，控制处理器核在本地时钟域下通过比较器将目标随机序列与随机序列进行对比，确定目标随机序列的目标多比特数据是否与随机序列的多比特数据匹配，具体地，系统可以采用全字匹配法，将目标随机序列中的每一目标比特与随机序列中对应位置的比特进行匹配，若目标随机序列中的所有目标比特均能与随机序列中对应位置的比特匹配，则说明目标序列的目标多比特数据与随机序列的多比特数据匹配。进一步地，若经匹配确定目标随机序列的目标多比特数据与随机序列的多比特数据匹配，说明目标随机序列与随机序列之间不存在偏差，系统判定目标随机序列与随机序列相同，以便于处理器核触发中断。相反地，若经匹配确定目标随机序列的目标多比特数据与随机序列的多比特数据不匹配，说明目标随机序列与随机序列之间存在偏差，系统判定目标随机序列与随机序列不相同，以便于系统输出警告信息。例如：若目标随机序列为01010，且随机序列为01010，系统通过比较器将目标随机序列与随机序列进行对比，经对比确定目标多比特数据01010中的每一目标比特均能与随机序列01010中相应位置的比特匹配，即目标多比特数据中的第一目标比特0与随机序列中多比特数据的第一比特0匹配，目标多比特数据中的第二目标比特1与随机序列中多比特数据的第二比特1匹配，目标多比特数据中的第三目标比特0与随机序列中多比特数据的第三比特0匹配，目标多比特数据中的第四目标比特1与随机序列中多比特数据的第四比特1匹配，目标多比特数据中的第五目标比特0与随机序列中多比特数据的第五比特0匹配，系统判定目标随机序列与随机序列相同；若目标随机序列为010，且随机序列为001，系统通过比较器将目标随机序列010与随机序列001进行对比，由于目标随机序列中目标多比特数据的第二目标比特1与随机序列中多比特数据的第二比特0不匹配，以及目标随机序列中目标多比特数据的第三目标比特0与随机序列中多
比特数据的第三比特1不匹配，因此判定目标随机序列与随机序列不相同。
[0049]
本实施例将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配，在目标多比特数据与随机序列的多比特数据匹配时判定目标随机序列与随机序列相同，并由处理器核触发中断，避免执行因单比特信号受到攻击而产生的中断信号对应的中断事务，有利于提高中断信号的安全性。
[0050]
进一步地，基于本发明控制电路的中断管理方法的第一实施例，提出本发明控制电路的中断管理方法的第三实施例，在第三实施例中，所述基于随机控制器获取初始种子的步骤包括：步骤s11，控制所述随机控制器通过随机发生器获取多路中断源信号；步骤s12，对多路所述中断源信号进行组合，生成初始种子。
[0051]
进一步地，系统基于与随机控制器的连接关系，对随机控制器进行调用，控制随机控制器开启其内部设置的随机发生器，并通过随机发生器分别检测与其连接的所有外接设备的中断源信号，并从所有的中断源信号中选择一定数量的中断源信号，其中一定数量为小于所有中断源信号的数量，选择的方式在本实施例中不进行赘述。在选择出多路中断源信号后，系统通过随机发生器对多路中断源信号进行组合，生成初始种子，具体地，可以先检测多路中断源信号的优先级信息，根据优先级信息对多路中断源信号进行排序，并将排序后的多个中断源信号进行整合，得到作为随机控制器种子的初始种子，可以理解地，上述的组合示例只是多种组合方式之一，并不限定本申请对多路中断源信号进行组合的方式只有上述方式。
[0052]
进一步地，在得到初始种子后，所述根据所述初始种子生成随机序列的步骤包括：步骤s13，获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。
[0053]
进一步地，系统获取随机发生器中预先设置的预设编码方式，通过预设编码方式对作为初始种子的多个中断源信号进行编码，生成随机序列，其中预设编码方式可以为线性反馈移位寄存器方式等，在本实施例中不作限定。例如：系统将初始种子输入至线性反馈移位寄存器中，通过线性反馈移位寄存器对初始种子进行编码，在完成编码后生成随机序列。
[0054]
本实施例基于随机控制器获取初始种子，根据所述初始种子生成随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
[0055]
进一步地，基于本发明控制电路的中断管理方法的第一实施例，提出本发明控制电路的中断管理方法的第四实施例，在第四实施例中，所述基于所述处理器核确定所述目标随机序列与所述随机序列是否相同的步骤之后包括：步骤a1，若所述目标随机序列与所述随机序列不相同，则将所述目标随机序列进行取反处理，并将进行取反处理后的目标随机序列与随机序列进行比对；步骤a2，若进行取反处理后的目标随机序列与随机序列不匹配，则输出警告信息。
[0056]
进一步地，若经对比确定从plic接收的目标随机序列与从随机处理器接收的随机序列并不相同，系统通过控制处理器核，将目标随机序列进行取反处理，具体地，将目标随机序列中所有以二进制形式存在的比特取反，得到取反后的目标随机序列，例如将目标随
机序列010101进行取反处理，得到取反后的目标随机序列101010。在完成目标随机序列的取反后，系统将取反后的目标随机序列与随机序列进行比对，确定取反后的目标随机序列是否与随机序列匹配，若经比对确定取反后的目标随机序列与随机序列匹配，说明没有产生中断信号，系统不做中断处理。若经比对确定取反后的目标随机序列与随机序列不匹配，说明中断信号极有可能受到攻击，或中断信号可能由于单比特信号受到外界攻击而产生，并非外界设备的中断源信号发出的中断信号，若触发中断，可能会导致处理器核产生错误动作，影响处理器核的正常运行，因此系统可以通过蜂鸣器或指示灯输出警告信息，具体地，系统可以通过控制蜂鸣器发出蜂鸣或控制指示灯以红色作为警告颜色闪烁。
[0057]
可以理解地，系统不限定于将目标随机序列进行取反，也可以对随机控制器发送的随机序列进行取反，再将取反的随机序列与plic发送的目标随机序列进行比对，确定取反后的随机序列是否与目标随机序列匹配，若经比对确定取反后的随机序列与目标随机序列匹配，说明没有产生中断信号，系统不做中断处理。若经比对确定取反后的随机序列与目标随机序列不匹配，说明中断信号极有可能受到攻击，或中断信号可能由于单比特信号受到外界攻击而产生，并非外界设备的中断源信号发出的中断信号，若触发中断，可能会导致处理器核产生错误动作，影响处理器核的正常运行，因此系统可以通过蜂鸣器或指示灯输出警告信息。
[0058]
本实施例在目标随机序列与随机序列不相同时，将目标随机序列或随机序列中的任一随机序列进行取反处理，并在取反后的随机序列与另一随机序列不匹配时判定不触发中断，并且通过输出警告信息，对用户进行警示，提示用户中断信号可能收到攻击，便于用户对外接设备或系统进行排查，提高处理器核运行的安全性。
[0059]
进一步地，本发明还提供一种控制电路的中断管理装置。
[0060]
参照图4，图4为本发明控制电路的中断管理装置第一实施例的功能模块示意图。
[0061]
所述控制电路的中断管理装置包括：生成模块10，用于基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至plic与处理器核；发送模块20，用于当检测到所述plic中输出中断信号时，基于所述plic将所述随机序列作为目标随机序列发送至所述处理器核；比对模块30，用于基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。
[0062]
进一步地，所述生成模块10包括：获取单元，用于控制所述随机控制器通过随机发生器获取多路中断源信号；组合单元，用于对多路所述中断源信号进行组合，生成初始种子。
[0063]
进一步地，所述生成模块10还包括：编码单元，用于获取预设编码方式，根据所述预设编码方式对所述初始种子进行编码，生成随机序列。
[0064]
进一步地，所述生成模块10还包括：转换单元，用于检测中断源信号的触发方式，若所述中断源信号的触发方式为电平触发，则对所述中断源信号的触发方式进行转换，得到转换后的中断源信号。
[0065]
进一步地，所述比对模块30包括：
对比单元，用于将所述目标随机序列与所述随机序列进行对比，确定所述目标随机序列的目标多比特数据是否与所述随机序列的多比特数据匹配；第一判定单元，用于若所述目标多比特数据与所述多比特数据匹配，则判定所述目标随机序列与所述随机序列相同；第二判定单元，用于若所述目标多比特数据与所述多比特数据不匹配，则判定所述目标随机序列与所述随机序列不相同。
[0066]
进一步地，所述比对模块30还包括：执行单元，用于基于所述处理器核触发中断，并获取中断信号对应的中断程序，执行所述中断程序中的中断事务。
[0067]
进一步地，所述比对模块30还包括：取反单元，用于若所述目标随机序列与所述随机序列不相同，则将所述目标随机序列进行取反处理，并将进行取反处理后的目标随机序列与随机序列进行比对；输出单元，用于若进行取反处理后的目标随机序列与随机序列不匹配，则输出警告信息。
[0068]
此外，本发明还提供一种存储介质，所述存储介质优选为计算机可读存储介质，其上存储有控制电路的中断管理程序，所述控制电路的中断管理程序被处理器执行时实现上述控制电路的中断管理方法各实施例的步骤。
[0069]
在本发明控制电路的中断管理装置和计算机可读介质的实施例中，包含了上述控制电路的中断管理方法各实施例的全部技术特征，说明和解释内容与上述控制电路的中断管理方法各实施例基本相同，在此不做赘述。
[0070]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0071]
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0072]
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如rom/ram、磁碟、光盘）中，包括若干指令用以使得一台终端设备（可以是固定终端，如物联网智能设备，包括智能空调、智能电灯、智能电源、智能路由器等智能家居；也可以是移动终端，包括智能手机、可穿戴的联网ar/vr装置、智能音箱、自动驾驶汽车等诸多联网设备）执行本发明各个实施例所述的方法。
[0073]
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。