一种基于AXI总线的RapidIO接口转换方法与流程

文档序号:24527865发布日期:2021-04-02 10:05阅读:来源:国知局

技术特征:

1.一种基于axi总线的rapidio接口转换方法,其特征在于,对于由avalonmaster到aximaster接口的转换,包括步骤如下:

11)将带有avalon接口的rapidioip产生的读写数据包,转化为符合avalon总线规范的input/ouputmasteravalon_mm总线的操作请求;

12)对avalon总线中的数据、地址及控制信号的值,根据总线信号定义、rapidio的地址映射与对齐方式,进行信号值的转换,计算获得avalon总线中的数据、地址及控制信号在axi总线协议下相应信号的值;

13)对avalon总线的操作请求进行读/写分离,将其划分为符合axi总线规范的写地址、写数据、写响应、读地址、读数据五种通道类型,并将读/写分离获得的五种通道类型的相关信号存储到对应的异步fifo中;

14)读取步骤13)所述异步fifo中相关信号的值,根据axi总线和avalon总线的的时序规范,产生相应的axi请求及应答信号,最终实现总线接口的转换。

2.根据权利要求1所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤11)所述的读写数据包,包括协议规定的nwrite、swrite、nread、nread_r四种数据包格式。

3.根据权利要求2所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤12)所述进行信号值转换的类型包括:avalonmaster读操作到aximaster读操作的转换与avalonmaster写操作到aximaster写操作的转换。

4.根据权利要求2或3所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤12)所述avalon总线中需要进行值转换的数据、地址及控制信号包括address信号、burstcount信号与byteenable信号。

5.根据权利要求4所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤12)所述进行信号值的转换具体转换过程为:若是avalonmaster读操作到aximaster读操作的转换,则axi总线中araddr的高24位与avalonaddress的对应位相等,低8位等于avalonbyteenable信号表示为16位二进制后,最低位'1'所在的位置(从0开始计数);axi总线中arlen等于avalon中burstcount值减1;axi总线中arsize需要根据avalonbyteenable信号表示为16位二进制后,包含'1'的个数计算,若'1'的个数为x,则arsize=log2x,axi总线中数据信号ardata则与avalon中readdata相等。

6.根据权利要求4所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤12)所述进行信号值的转换具体转换过程为:若是avalonmaster写操作到aximaster写操作的转换,则axi中awaddr、awlen、awsize、awdata的转换与权利要求6中araddr、arlen、arsize、ardata的计算方法相同;axi中wstrb值等于avalon中的byteenable值。

7.一种基于axi总线的rapidio接口转换方法,其特征在于,对于由axislave到avalonslave接口的转换,包括步骤如下:

21)对来自axi总线中的数据、地址及控制信号的值,根据avalon总线信号定义、rapidio的地址映射与对齐方式,计算获得axi总线中的数据、地址及控制信号在avalon总线协议下相应信号的值;

22)对axi总线的操作请求进行读/写分离,进行信号值的转换,将其转换为相应的avalon信号,并将操作请求对应的avalon信号存储到对应的异步fifo中;

23)读取22)所述异步fifo中avalon信号的信号值,根据axi总线和avalon总线的时序规范,产生相应的avalon请求及应答信号,实现总线接口转换;

24)将转化后符合avalon总线规范的操作请求转化为rapidioip的读写数据包,并发送到rapidio的数据链路上。

8.根据权利要求7所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤24)所述的rapidioip的读写数据包,包括协议规定的nwrite、swrite、nread、nread_r四种数据包格式。

9.根据权利要求8所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤22)所述进行信号值转换的类型包括:axislave读操作到avalonslave读操作的转换与axislave写操作到avalonslave写操作的转换。

10.根据权利要求7~9任意一项所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤22)所述进行信号值的转换对象,包括:axi总线中的arsize/awsize、arlen/awlen、wstrb及araddr/awaddr信号。

11.根据权利要求10所述的一种基于axi总线的rapidio接口转换方法,其特征在于,步骤22)所述进行信号值的转换,具体转换过程为:若是axislave读操作到avalonslave读操作的转换,则avalonaddress的高24位与axi中awaddr的对应位相等,低8位则需要判断axi的araddr低8位是否小于8,若小于8则等于0,若大于8则等于8;avalon中burstcount等于axi中arlen值加1;avalon中byteenable则需要根据araddr与arsize来计算,araddr中低8位的值等于byteenable二进制表示时,最低位'1'的位置(从0开始),而二进制中'1'的个数则等于2arsize;avalon中的数据信号readdata与axi中ardata相等。


技术总结
本发明涉及一种基于AXI总线的RapidIO接口转换方法,RapidIO是一种高性能、低能耗的基于包交换的交叉开关互联技术,以其高速率、低延迟和高可靠性在片上系统中得到广泛集成与应用。SOC中集成RapidIO IP离不开片上总线网络的支持,AXI与Avalon是片上总线中最为常用的两种类型。本发明为实现对仅支持Avalon接口的RapidIO IP实现跨平台应用,设计了Avalon总线与AXI总线间的转接桥,该转接桥全面支持了RapidIO的地址映射与字节对齐方式,使RapidIO数据包与AXI读写请求可以进行相互自由转换,增加了该型RapidIO IP跨总线网络使用的能力。

技术研发人员:郝帅;于立新;庄伟;钟逸舟;飞海东;张晓晨;吴晓静
受保护的技术使用者:北京时代民芯科技有限公司;北京微电子技术研究所
技术研发日:2020.12.22
技术公布日:2021.04.02
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1