一种芯片测试机内提高抓取信号精度的方法与流程

本发明涉及芯片测试机技术领域，具体地说是一种芯片测试机内提高抓取信号精度的方法。

背景技术：

由于芯片测试机各通道路径不同，会导致信号到达通道末端的时间不同，因此对传输较慢的信号需要补偿，保证信号到达通道末端的时间保持一致。该补偿需要精准抓到信号变化的位置，但是因为信号的不确定性，导致信号每次抓取都会有偏差。如图1所示，在信号上升或者下降变化时刻，理想信号为一条直线。而实际信号，如图2所示，实际应用中，信号每次变化都会有偏差，这在需要重复性高度一致的情况下就会引起精确度的问题。芯片测试机内信号每次变化都会有偏差主要有两个原因，一是受到芯片测试机的fpga内部以及传输线路上的器件精度的限制，使得信号的发生实际上是在一个范围内抖动，此种因素是电路特性，很难去消除。二是由于芯片测试机产生信号的最小单位是固定值100ps，其产生信号的时间是不连续的。例如理想情况下可以产生10ns，10.1ns，10.2ns是100ps倍数的上升或下降沿，而不能产生10.05ns，10.15ns，10.25ns这样的上升或下降沿。并且由于硬件的精度限制，100ps本身也是一个变量。芯片测试机系统时钟为2ns，信号在2ns的周期内需要走20个步长，这20个步长由于最小单位的不确定性导致信号的每一步都不一样。

目前传统方法是一般是通过平均取值，而平均取值忽略了各信号的分布，这样得出的信号并不是最优，抓取信号变化的位置精度较低。

抓取信号时，如果以任意一次测量结果作为信号的实际信号来处理，必然会引起偏差。因为这只是一次测量结果，如果在其他的位置、时间去测量就会是另外一个结果。如果在不做优化的情况下以随机任意一次抓取信号的来处理补偿，当去变换不同的测试点重复检验的时候，时沿放置精度（下称epa）只能在+/-300ps，而简单平均处理，epa也只能达到+/-200ps，信号稳定性较差。

因此，设计一种芯片测试机内提高抓取信号精度的方法，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

技术实现要素：

本发明为克服现有技术的不足，提供一种芯片测试机内提高抓取信号精度的方法，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

为实现上述目的，设计一种芯片测试机内提高抓取信号精度的方法，其特征在于包括如下步骤：

s1，以100ps为时间间隔取21个点作为信号变化的理想变化点pn；

s2，以理想变化点p1为中心，前后时间内以100ps的时间间隔各取5个时间点作为样本点，对每个样本点及理想变化点p1分别进行检测扫描，并记录每次检测扫描结果，检测到信号变化记录为p，未检测到信号变化记录为f；

s3，对每个样本点及理想变化点p1多次重复步骤s2的检测扫描，并记录每次检测扫描的检测扫描结果；

s4，根据扫描结果建立统计数据模型，统计数据模型的纵列按照每个样本点及理想变化点p1的时间顺序进行排序，横列按照扫描发现信号变化的先后顺序进行排序；

s5，根据统计数据模型中信号变化的位置，得到该理想变化点p1信号变化的真实变化点v1；

s6，重复步骤s2-s5，获取21个理想变化点的真实变化点vn；

s7，根据理想变化点pn与真实变化点vn计算信号的整体偏差时间∆t；

s8，将整体偏差时间∆t补偿在芯片测试机的信号输入端；

所述的步骤s5中得出信号变化的真实变化点v1的方法具体如下：

若多次检测扫描中，信号变化点的位置一致，则取该点为信号变化的真实变化点v1；若多次检测扫描中，信号变化点出现在多个位置，则取出现次数最多的点为信号变化的真实变化点v1。

所述的步骤s3中重复检测扫描次数为99次。

所述的步骤s7中的整体偏差时间∆t的计算公式为。

本发明同现有技术相比，取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。

附图说明

图1为芯片测试机内理想信号变化时的示意图。

图2为芯片测试机内实际信号变化时的示意图。

图3为本发明实施例一步骤s4得到的数据统计模型。

图4为本发明实施例一步骤s6理想变化点与真实变化点的表格图。

具体实施方式

实施例一：

本实施例是一种芯片测试机内提高抓取信号精度的方法，具体包括如下步骤：

s1，以100ps为时间间隔取21个点作为信号变化的理想变化点pn，分别为p1=10ns、p2=10.1ns、p3=10.2ns、p4=10.3ns、p5=10.4ns、p6=10.5ns、p7=10.6ns、p8=10.7ns、p9=10.8ns、p10=10.9ns、p11=11ns、p12=11.1ns、p13=11.2ns、p14=11.3ns、p15=11.4ns、p16=11.5ns、p17=11.6ns、p18=11.7ns、p19=11.8ns、p20=11.9ns、p21=12ns；

s2，以理想变化点p110ns为中心，前后时间内以100ps的时间间隔各取5个时间点作为样本点，分别为9.5ns、9.6ns、9.7ns、9.8ns、9.9ns、10.1ns、10.2ns、10.3ns、10.4ns、10.5ns，分别对每个样本点、及理想变化点p110ns分别进行检测扫描，并记录检测扫描结果，检测到信号变化记录为p，未检测到信号变化记录为f；

s3，对理想变化点p1及10个样本点进行99次检测扫描，每次检测扫描得到11个扫描结果；

s4，根据扫描结果建立统计数据模型，统计数据模型的纵列按照理想变化点p1及10个样本点的时间顺序进行排序，横列按照扫描发现信号变化的先后顺序进行排序，得到的统计数据模型如图3所示。

s5，在得到的统计数据模型中，可以看出信号在某点发生了变化。从图3中可以看出，信号变化点出现在多个位置，则取出现次数最多的点，10.1ns为信号变化的真实变化点v1。

s6，重复步骤s2-s5，获取21个理想变化点的真实变化点vn，分别为v2=9.9、v3=10、v4=9.7、v5=10.2、v6=10.3、v7=10.4、v8=10.4、v9=10.5、v10=10.6、v11=10.7、v12=10.8、v13=10.9、v14=11、v15=11.2、v16=11.3、v17=11.4、v18=11.5、v19=11.5、v20=11.6、v21=11.7，如图4所示。

s7，根据理想变化点pn与真实变化点vn计算信号的整体偏差时间∆t，；

s8，将整体偏差时间∆t补偿在芯片测试机的信号输入端。

步骤s1中，芯片测试机信号实现的最小单位是100ps，而信号以2ns为周期，因此取21点可以覆盖整个周期内信号出现的位置。本实施例选取10-12ns之间的21个点，覆盖一个信号周期内信号出现的所有位置。

步骤s2中，左右各取5点的原因是10*100ps=1ns，完全覆盖了当前信号可能变化的范围。本步骤中利用芯片测试机内通道的比较单元分别检测11个时间点内信号是否升高。

步骤s4中，统计数据模型的纵列按照扫描发现信号变化的先后顺序进行排序，而不是按照检测扫描的时间顺序进行排序。例如图3中，第一次检测扫描发现电平变化位置在10.1ns，而第二次检测扫描发现电平变化位置在9.9ns，那么在统计数据模型上中，第二次检测扫描的结果要排列在第一次检测扫描的前一行，便于建立统计数据模型。

步骤s5中，若多次检测扫描中，信号变化点的位置一致，则取该点为信号变化的真实变化点vn。

步骤s6中，在实际应用过程中，信号可能会出现在一个周期内任意一个时间步长的位置，并且出现在任意一个时间步长的概率相等。因此，为了满足21个步长位置偏差最小的要求，对各点的时间偏差去平均值，作为该通道内时间信号偏差的补偿值。

步骤s8补偿整体偏差时间∆t后，对芯片测试机该通道的epa进行测试，测得epa为+/-120ps，与传统方法的简单平均处理相比，提高了信号抓取精度。

本发明取一个时间周期内所有点，并对所有点进行多点、多次扫描获取若干个真实点的位置，再对若干个真实点取平均以覆盖一个周期内信号在各个位置变化的情况，充分考虑信号的分布，获取信号变化的精准位置进行补偿，从而提高信号抓取精度。