一种图像处理模块的制作方法

1.本实用新型涉及图像处理技术领域，特别涉及一种图像处理模块。


背景技术：

2.机器视觉是人工智能的眼睛，在工业检测、物体鉴别等领域都有非常重要的作用。图像处理模块承担机器视觉的图像识别功能，其需要完成的功能包括图像数据接收、图像数据处理功能。目前工业界常用的高速图像总线包括gige vision、usb3 vision以及camera link等。其中gige vision总线的最高速度可达800mbps，usb3 vision总线可达2.8gbps，camera link总线的最高传输速度可达6.8gbps。
3.随着机械自动化领域发展水平的提高，对于图像处理的实时性要求越来越高。为了提高系统时效性，降低系统反应时间，现有的实时性系统(rtos)要求图像处理的速度越快越好，同时要求价格低适合大规模生产，集成度高，功耗低，可靠性高。
4.现有通常的做法是采用工控机+采集卡的形式来实现图像处理模块的功能，采集卡通常通过pcie接口与工控机相连。现有的工控机+采集卡工作方案存在的缺陷是：主板面积大，整机体积大，重量大，功耗高，成本高；而且采集卡通过pcie插槽插在主机上，在运动过程中存在机械连接松动的风险。


技术实现要素：

5.本实用新型的目的在于克服现有技术存在的缺陷，提供一种易于集成，可靠性高且成本低的图像处理模块。
6.为实现以上目的，本实用新型采用一种图像处理模块，包括集成在一块主板上的cpu处理芯片和fpga处理芯片，cpu处理芯片和fpga 处理芯片之间经pcie传输模块连接。
7.进一步地，所述fpga处理芯片的接口部分包括与工业相机连接的cameralink接口模块、与控制系统连接的485接口模块以及以太网接口模块一、用于参数缓存及状态记录的sram芯片以及用于图像缓存及处理数据缓存的ddr芯片一。
8.进一步地，所述cpu处理芯片的接口部分包括非易失性microsd卡、运行内存的ddr芯片二、用于连接网络的以太网接口模块二、用于连接显示器的hdmi接口以及用于连接外设的usb接口。
9.进一步地，所述以太网接口模块一包括以太网芯片，以太网芯片的 mdio_eth管脚与mdck_eth管脚连接至所述fpga处理芯片管脚，用于配置芯片以及调试；以太网芯片的rxdn_eth管脚，rxdv_eth管脚， rxclk_eth管脚连接至所述fpga处理芯片，作为rgmii数据接收接口，用于向所述fpga处理芯片传输数据；以太网芯片的txdn_eth， txen_eth,txclk_eth连接至所述fpga处理芯片，为rgmii数据发送接口，用于所述fpga处理芯片向以太网芯片传输数据；以太网芯片的trdn_p/n一共4对差分线连接到以太网接口，用于完成与外界以太网链路之间的数据传输交互。
10.进一步地，所述cameralink接口模块包括接口芯片，xclk
±
为来自外部接口的差
分时钟信号；xn
±
为来自外部接口的差分数据信号；rxclk_rn为接口芯片向所述fpga处理芯片发送的时钟信号；rxoutn_rn为接口芯片向所述fpga处理芯片发送的数据信号。
11.进一步地，所述sram芯片的控制管脚与所述fpga处理芯片连接， sramcs/为片选信号，sramso/i为数据输入输出信号，sramsck为时钟信号，sramhold/为保持信号。
12.进一步地，所述pcie传输模块使用pcie 2.1 lane
×
4接口。
13.进一步地，所述cpu芯片采用risc架构的cpu。
14.与现有技术相比，本实用新型存在以下技术效果：本实用新型将 cpu处理芯片、fpga处理芯片、ddr、lash、fpga、电源、图像数据接口等功能器件集成到了一块主板上，取消机械接口，集成度高，体积小，质量小，易于集成，可靠性高；同时由于fpga处理芯片处理速度块，接口连接方式灵活，用于完成接口功能，获取数据，cpu芯片算法实现方式灵活，用于进行数据处理。
附图说明
15.下面结合附图，对本实用新型的具体实施方式进行详细描述：
16.图1是一种图像处理模块的结构框图；
17.图2是太网接口模块的电路图；
18.图3是cameralink接口模块的电路图；
19.图4是ddr芯片电路图；
20.图5是sram芯片电路图。
具体实施方式
21.为了更进一步说明本实用新型的特征，请参阅以下有关本实用新型的详细说明与附图。所附图仅供参考与说明之用，并非用来对本实用新型的保护范围加以限制。
22.如图1所示，本实施例公开了一种图像处理模块，包括集成在一块主板上的cpu处理芯片和fpga处理芯片，cpu处理芯片和fpga处理芯片之间经pcie传输模块连接。
23.作为进一步优选的技术方案，所述fpga处理芯片的接口部分包括与工业相机连接的cameralink接口模块、与控制系统连接的485接口模块以及以太网接口模块一、用于参数缓存及状态记录的sram芯片以及用于图像缓存及处理数据缓存的ddr芯片一。
24.所述cpu处理芯片的接口部分包括非易失性microsd卡、运行内存的ddr芯片二、用于连接网络的以太网接口模块二、用于连接显示器的hdmi接口以及用于连接外设的usb接口。cpu上的hdmi接口、 usb接口、enet接口、micro sd接口以及ddr3接口，用于方便后期基于cpu的软件调试所用。
25.需要说明的是，本实施例中fpga处理芯片与图像采集系统(工业相机) 之间通信的图像数据链路包含两路cameralink接口，时钟为80mhz，数据排列方式为10tap，每路接口均兼容full模式、medium模式、base模式。
26.作为进一步优选的技术方案，如图2所示，所述以太网接口模块一包括以太网芯片bcm54610，以太网芯片的mdio_eth管脚与 mdck_eth管脚连接至所述fpga处理芯片管脚，用于配置芯片以及调试；以太网芯片的rxdn_eth管脚，rxdv_eth管脚，rxclk_eth管脚连接至所述fpga处理芯片，作为rgmii数据接收接口，用于向所述fpga 芯片传输数据；以太网芯片
的txdn_eth，txen_eth,txclk_eth 连接至所述fpga处理芯片，为rgmii数据发送接口，用于所述fpga处理芯片向以太网芯片传输数据；以太网芯片的trdn_p/n一共4对差分线连接到以太网接口，用于完成与外界以太网链路之间的数据传输交互。
27.作为进一步优选的技术方案，如图3所示，本实施例中cameralink rx 接口芯片采用ds90cr288。其中xclk
±
为来自外部接口的差分时钟信号；xn
±
为来自外部接口的差分数据信号；rxclk_rn为芯片向fpga 发送的时钟信号；rxoutn_rn为芯片向fpga发送的数据信号。本实施例中每个cameralink full需要3片ds90cr288芯片来完成数据接收功能。
28.作为进一步优选的技术方案，如图4所示，本实施例中ddr芯片采用的是mt41k128m16jt芯片，容量大小为1gbit，该芯片与fpga 管脚相连，为标准的ddr3管脚。
29.作为进一步优选的技术方案，如图5所示，本实施例中sram芯片采用microchip公司的48lm01芯片，该芯片的存储大小为1mbit，同时有eeprom备份功能，在掉电时会自动将数据备份，并且在上电时自动恢复。其控制管脚与fpga相连，sramcs/为片选信号， sramso/i为数据输入输出信号，sramsck为时钟信号，sramhold/ 为保持信号。
30.作为进一步优选的技术方案，所述pcie传输模块通过基地址寄存器(bar)完成cpu与fpga之间的指令交互与状态查询，pcie传输模块使用pcie 2.1 lane
×
4接口，其最大传输带宽16gb/s。该模块包括三条通信通道，第一条为基于dma技术的图像数据通道，将图像缓存模块读出的图像数据直接写入连接在cpu上的系统缓存(ddr)中，第二条为msi中断通道，用于通知cpu图像数据接收模块的状态变化，第三条为基于基地址寄存器(bar)的控制通道，通过寄存器读写的方式下发命令并读回状态。
31.作为进一步优选的技术方案，所述cpu芯片采用risc架构的cpu，去除冗余的接口，功耗低。
32.需要说明的是，本实施例中采用的cpu芯片为瑞芯微的rk3399；采用的fpga处理芯片为altera的5cgtfd5c5f27c7n。
33.需要说明的是，本实施例中fpga与cpu之间通过pcie传输模块连接，其工作流程为：fpga将通过cameralink接口模块接收到的图像数据经pcie传输模块基于直接内存访问dma传输方式存储到cpu的 ddr内存中；完成图像数据接收后，发送msi中断给cpu，通过基地址寄存器(bar)读写通道通知cpu当前图像储存的基地址以及图像数据长度；cpu完成图像数据处理后，通过基地址寄存器(bar)读写通知fpga已经处理完成，解除对该数据地址的锁定。
34.与现有技术相比，本实施例方案具有如下有益效果：
35.(1)将cpu处理芯片和fpga处理芯片集成在同一块印制电路板上，集成度高，体积小，质量轻，且取消机械接口，可靠性高，易于集成到大型设备中；
36.(2)图像接收通过fpga硬件加速实现(流处理，边接收边处理边传输，并行实现)，时间成本低；采用pcie总线传输速率快、cpu占用率低(dma传输过程中不占用cpu，传统接口方式需要cpu不停的调用外设进行数据接收)，处理速度快，实时性高，成本低；
37.(3)针对的应用场景为工业应用高实时性要求领域，图像数据量大，实时性要求高，处理时间为毫秒量级(包括图像传输及图像识别的整体时间)；
38.(4)支持主控模块动态配置识别参数，易于集成到自动化系统中；
39.(5)基于fpga+cpu的图像处理模块兼具fpga的接口灵活性和 cpu的算法灵活性，
可以很好的满足图像识别的需求。
40.以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。