基于千兆以太网视觉协议的以太网控制器ip核及方法
【技术领域】
[0001] 本发明涉及一种图像采集系统，特别涉及一种基于千兆以太网视觉（GigE Vision)协议的嵌入式图像采集系统中的千兆以太网控制单元。
【背景技术】
[0002] 目前图像采集设备主要分为两个方向，一是基于个人计算机（Personal Computer，PC)机的图像采集卡，二是基于嵌入式微处理器的图像采集系统。
[0003] 由于外部控制器接口（Peripheral Component Interconnect，PCI)总线接口带宽 较低，并且采用共享式总线结构，因此基于PCI总线的图像采集卡产品已经基本被淘汰。虽 然新一代PCI Express总线相比于传统的PCI总线的性能有了很大的提升，但是其仍然无 法解决PC系统实时性差、稳定性不好以及成本高等问题，因此，基于PC的图像采集卡产品 已经很难满足现代工业检测的需求。目前，主流的图像采集设备主要是基于嵌入式微处理 器的图像采集系统。
[0004] 随着信息化发展速度的加快，人们对视频图像传输带宽的需求也日益增加。当前 主流的相机接口标准Camera Link接口、IEEE1394接口、USB接口等已经不能满足人们对图 像信息摄取速度的要求。不同的是，千兆以太网（GigE)接口以千兆以太网作为数据传输接 口，在实现图像数据传输的同时，无需额外的采集设备，并且具有绝对的带宽优势。
[0005] 但是，目前基于普通千兆以太网控制器的图像采集系统主要存在以下两个重要的 问题：
[0006] 一是为了实现GigE Vision协议，设计必须使用通用的以太网控制器。这样面向通 用功能而设计的以太网控制器，往往结构比较复杂，资源占用量大。二是CPU占用率过高。 为了接收图像数据，必须使用软件对以太网协议（Internet Protocol，IP)、用户数据报协 议（User Datagram Protocol，UDP)以及GigE Vision协议数据进行层层过滤，这必然会增 加中央处理机（Central Processing Unit，CPU)的处理负担，提高CPU占用率。
[0007] 申请号为201010603189. 5,发明专利名称为"一种基于FPGA和DSP的机器视觉系 统"，该系统使用FPGA内部硬件电路实现图像的采集和预处理，使用DSP实现系统的逻辑控 制和图像的高级处理。该系统的图像采集模块有以下几个缺陷：
[0008] (1)以太网控制器使用10/100/1000M三速以太网介质访问控制器，虽然功能强 大，但是其实现需要消耗4800多个逻辑单元、5300多个寄存器资源以及19000多字节的存 储资源，资源消耗量巨大，增加了硬件开发的成本；
[0009] (2)软件使用y C/0S系统进行任务调度，IP、UDP协议封包和解析使用系统提供的 软件协议栈，软件复杂度高，系统负担大，实时性差；
[0010] (3)GigE Vision协议的实现由软件完成，由于嵌入式系统实时性的限制，必然会 影响丢包情况的判断，造成图像数据的缺失和损坏。
[0011] 申请号为201310328995. X，发明专利名称为"一种基于GigE接口的嵌入式并行多 路数字图像采集系统"，该系统使用基于GigE接口的数字图像采集嵌入式设备对多路GigE 相机图像进行采集，并根据上位机的命令向上位机传输图像数据，其重点在于对多路图像 信号进行采集，并上传到PC机进行处理。该系统有以下几点缺陷：
[0012] (1)其网络数据收发采用通用以太网控制器，IP、UDP等网络协议的实现仍需软件 实现系统负担大，CPU占用率高；
[0013] (2)接收到的网络数据需要由系统仲裁模块进行实时搬运，才能被GigE协议解析 模块读取，GigE协议解析模块解析得到的图像数据又必须由系统仲裁模块读取后，再存入 相应的存储器。这种机制使得大量的数据在总线上来回传输，大大增加了总线占用率，提高 系统仲裁模块的复杂度，影响系统的实时性；
[0014] (3)该系统虽然使用硬件资源对GigE接口数据包进行解析，但是未针对GVSP协议 进行硬件上的优化，数据包的重发机制仍需软件实现，很难达到较高的实时性，影响图像数 据的完整性和图像接收的帧率。
【发明内容】
[0015] 发明目的：
[0016] 为了克服了传统以太网控制器资源占用量大、CPU使用率高、图像采集效率低等缺 点，本发明对传统的以太网控制器进行优化，根据GigE Vision协议特点设计的专用IP核。 本发明使用硬件逻辑实现IP、地址解析协议（Address Resolution Protocol，ARP)、UDP、 千兆以太网视觉控制协议（GigE Vision Control Protocol，GVCP)的封包和解析。同时， 本发明利用FPGA并行处理的特点，在无CPU协助的情况下，控制Avalon Memory-Mapped主 接口，根据千兆以太网视觉流协议（GigE Vision Stream Protocol，GVSP)数据包的ID，自 动将图像数据存入用户指定的内存空间中，提高数据接收速度以及系统实时性。
[0017] 技术方案：
[0018] -种基于GigE Vision协议的以太网控制器IP核，为现场可编程门阵列（Field Programmable Gate Array，FPGA)中的一个知识产权核，具体由MAC控制模块、PHY管理接 口模块、发送控制模块、流控制模块、接收控制模块组成，采用FPGA实现，通过Aval on内存 映射型（Memory-Mapped)从接口与NI0S处理器连接，通过Avalon Memory-Mapped主接口与 图像存储RAM连接，通过PHY管理接口及千兆介质专用接口（Gigabit Media Independent Interface，GMII)与物理层（PHY)连接。
[0019] MAC控制模块包含寄存器单元、模块控制单元以及总线控制单元，接收NIOS处理 器发送的总线信息，控制其他模块；
[0020] PHY管理接口模块用于访问PHY寄存器，根据PHY访问控制信号及PHY管理接口时 序规范，自动生成MDC时钟和MDI0数据，控制PHY管理接口，访问PHY寄存器，生成PHY访 问反馈信号；
[0021] 发送控制模块包含第一双端口 RAM、协议封包模块、第二双端口 RAM以及GMII发送 模块，根据发送控制信号、ARP发送控制信号以及丢包重发控制信号自动发送相应的以太网 数据包，生成发送反馈信号；
[0022] 流控制模块包含图像存储控制模块以及流检测模块，根据存储控制信号、流控制 信号，通过GVSP数据读取总线读取GVSP数据，将图像数据写入图像存储RAM中，并生成存 储反馈信号，同时检测丢包情况，控制丢包重发控制信号；
[0023] 接收控制模块包含第三双端口 RAM、第四双端口 RAM、第五双端口 RAM、协议解析模 块、异步FIFO以及GMII接收模块，接收以太网数据包，根据接收控制信号对其进行解析，生 成接收反馈信号和流控制信号，并分别通过接收数据读取总线以及GVSP数据读取总线发 送解析的数据。
[0024] 优选地，寄存器单元用于存放控制信息、状态信息、本机网络地址信息以及相机 网络地址信息；模块控制单元根据寄存器单元存放的信息及接收的反馈信息，生成PHY访 问控制信号、发送控制信号、接收控制信号和存储控制信号；总线控制单元对来自Avalon Memory-Mapped从接口的地址和控制信号进行解析，实现CPU对IP核中不同的地址空间的 访问，包括寄存器单元、第一双端口 RAM、第三双端口 RAM及第四双端口 RAM。
[0025]