功率预算的动态分配。
[0061] 仍参考图6,第一处理器570还包括存储器控制器中枢（MCH) 572和点对点（P-P) 接口 576和578。类似地，第二处理器580包括MCH 582和P-P接口 586和588。如图6所 示，MCH 572和582将处理器耦合到相应的存储器，即，存储器532和存储器534,它们可以 是本地连接到相应的处理器的系统存储器（例如，DRAM)的一部分。第一处理器570和第二 处理器580可分别经由P-P互连552和554耦合至芯片组590。如图6中所示，芯片组590 包括P-P接口 594和598。
[0062] 此外，芯片组590包括用于通过P-P互连539将芯片组590与高性能图形引擎538 进行耦合的接口 592。芯片集590又可以通过接口 596耦合到第一总线516。如图6所示， 各种输入/输出（I/O)设备514以及总线桥接器518可以耦合到第一总线516,总线桥接 器518将第一总线516親合到第二总线520。在一个实施例中，各种设备可親合到第二总 线520,包括例如键盘/鼠标522、通信设备526以及数据存储单元528,如可包括代码530 的盘驱动程序或其他大容量存储设备。进一步地，音频I/O 524可以耦合到第二总线520。 各实施例可以被合并到其他类型的系统中，包括诸如智能蜂窝电话、Ultrabook?、平板计算 机、上网本等等之类的移动设备。
[0063] 实施例可以代码的形式实现，而且可存储在其上存储有可用于对系统编程以执行 这些指令的非临时存储介质上。存储介质可包括但不限于：包括软盘、光盘、固态驱动程序 (SSD)、压缩盘只读存储器（⑶-ROM)、可重写压缩盘（⑶-RW)以及磁光盘的任何类型的磁 盘；诸如只读存储器（ROM)、诸如动态随机存取存储器（DRAM)、静态随机存取存储器（SRAM) 之类的随机存取存储器（RAM)、可擦写可编程只读存储器（EPROM)、闪存、电可擦写可编程 只读存储器（EEPR0M)之类的半导体器件；磁卡或光卡，或适合于存储电子指令的任何其他 类型的介质。
[0064] 尽管是参考数量有限的实施例来描述本发明的，但是，那些精通本技术的人将从 其中理解很多修改和变体。所附权利要求旨在覆盖落入本发明的真实精神和范围中的所有 这些修改和变化。
【主权项】
1. 一种处理器，包括： 具有第一计算引擎的第一域； 具有第二计算引擎的第二域，所述第一和第二计算引擎是不对称的，所述第一和第二 域中的每一个都在独立电压和频率下操作； 第一装置，用于至少部分地基于所述第二域的繁忙度，更新用于控制所述第一和第二 域之间的功率的动态分配的功率偏置值；W及 第二装置，用于至少部分地基于所述功率偏置值，动态地在所述第一和第二域之间分 配所述多域处理器的功率预算的至少一部分。
2. 如权利要求1所述的处理器，其特征在于，所述第二域是消费者域，而所述第一域是 生产者域，所述第一计算引擎是核，而所述第二计算引擎是图形引擎。
3. 如权利要求1所述的处理器，其特征在于，所述第一装置包括第一域计数器和第二 域计数器，其中所述第一装置将基于所述第一域的频率是否基本上在所述第一域的目标频 率的周围，更新所述第一和第二域计数器中的一个。
4. 如权利要求3所述的处理器，其特征在于，所述第一装置用于基于所述第二域的繁 忙度，确定所述目标频率。
5. 如权利要求4所述的处理器，其特征在于，所述第一装置用于进一步基于禪合所述 第一和第二域的互连域的繁忙度，确定所述目标频率。
6. 如权利要求3所述的处理器，其特征在于，当所述第一域的所述频率在所述目标频 率的阔值内时，所述第一装置用于更新所述第二域计数器，当所述第一域频率不在所述目 标频率的所述阔值内时，用于更新所述第一域计数器。
7. 如权利要求6所述的处理器，其特征在于，如果自从对所述功率偏置值的最后一次 更新W来过去了阔值时间段，所述第一装置用于将所述第二域计数器与第二阔值进行比 较。
8. 如权利要求7所述的处理器，其特征在于，当所述第二域计数器大于所述第二阔值 时，所述第一装置用于调整所述功率偏置值，W有利于所述第二域。
9. 一种系统，包括： 多核处理器，所述多核处理器具有包括多个核的第一域、包括至少一个图形引擎的第 二域、W及包括系统代理电路的第=域，所述第=域在固定功率预算下操作，并包括控制功 率向所述第一和第二域的递送的功率控制器，W及用于动态地确定功率偏置值W指出在所 述第一和第二域之间的所述功率输送的偏置并将所述功率偏置值传递到所述功率控制器 的功率偏置装置；W及 禪合到所述多核处理器的动态随机存取存储器值RAM)。
10. 如权利要求9所述的系统，其特征在于，所述功率偏置装置用于响应于所述第二域 的繁忙度和禪合所述第一和第二域的互连域的繁忙度，确定所述功率偏置值。
11. 如权利要求10所述的系统，其特征在于，所述功率偏置装置用于基于所述互连域 繁忙度和所述第二域繁忙度，设置所述第一域的目标频率。
12. 如权利要求11所述的系统，其特征在于，所述功率偏置装置用于将所述目标频率 传递到所述功率控制器，所述功率控制器将所述目标频率存储在最大频率寄存器中，并将 所述第一域的频率限制到所述目标频率。
13. 如权利要求12所述的系统，其特征在于，当所述第一域的频率在所述目标频率的 阔值内时，所述功率偏置装置用于更新第二计数器。
14. 如权利要求13所述的系统，其特征在于，当所述第一域频率不在所述目标频率的 所述阔值内时，所述功率偏置装置用于更新第一计数器。
15. 如权利要求14所述的系统，其特征在于，当所述第二计数器大于第二阔值时，所述 功率偏置装置用于调整所述功率偏置值，W有利于所述第二域，当所述第一计数器大于第 一阔值时，调整所述功率偏置值，W有利于所述第一域。
16. 如权利要求15所述的系统，其特征在于，如果自从对所述功率偏置值的最后一次 更新W来过去了阔值时间段，则所述功率偏置装置用于将所述第一和第二计数器中的一个 与所述第一和第二阔值中的所述对应的一个进行比较。
17. 如权利要求10所述的系统，其特征在于，所述功率控制器将进一步控制向至少第 四域的功率递送，所述第一、第二和第四域各自包括至少一个异构计算元件。
18. -种方法，包括； 在处理器的第一逻辑中，基于所述处理器的图形域的活动级别和所述处理器的互连域 的活动级别，确定所述处理器的核域的目标频率； 判断在评估间隔内所述核域是否在所述目标频率的阔值级别内操作； 基于所述判断，更新第一计数器和第二计数器中的一个；W及 基于所述第一和第二计数器中的至少一个，调整功率偏置值，其中所述功率偏置值指 出功率预算的要被分配给所述核域和所述图形域中的一个的一部分。
19. 如权利要求18所述的方法，其特征在于，进一步包括向所述处理器的功率控制器 提供所述目标频率，其中所述功率控制器将所述核域的频率限制到所述目标频率。
20. 如权利要求18所述的方法，其特征在于，进一步包括在第一时段，对于由所述图形 域呈现的每一个图形帖，执行所述目标频率确定和所述第一和第二计数器中的至少一个的 所述更新，在所述第一时间段之后，调整所述功率偏置值。
【专利摘要】在一个实施例中，本发明包括处理器，该处理器具有带有第一计算引擎的第一域和带有第二计算引擎的第二域，其中，这些域中的每一个都可以在独立电压和频率下操作。可以存在第一逻辑，以至少部分地基于所述第二域的繁忙度，更新用于控制所述第一和第二域之间的功率的动态分配的功率偏置值。第二逻辑又可以至少部分地基于此功率偏置值，动态地在域之间分配处理器的功率预算的至少一部分。描述并要求保护其他实施例。
【IPC分类】G06F1-26
【公开号】CN104583896
【申请号】CN201380044085
【发明人】T·T·施吕斯列尔, R·D·威尔斯, Y·罗曼诺
【申请人】英特尔公司
【公开日】2015年4月29日
【申请日】2013年6月28日
【公告号】US20140082378, US20140082380, WO2014042749A1