Fpga芯片和fpga系统的制作方法
【技术领域】
[0001]本发明涉及电器元件领域，尤其涉及一种FPGA芯片和FPGA系统。
【背景技术】
[0002]随着电子技术的发展，用户对于产品的硬件的性能要求越来越高，在产品的研发过程中对于硬件的调试也越来越复杂。
[0003]在现有技术中，对于产品研发是通过FPGA (现场可编程门阵列，Field —Programmable Gate Array)系统实现的,在FPGA系统中包含多个FPGA芯片，其中可以将一个FPGA芯片作为FPGA主片，其他的FPGA芯片作为FPGA从片。在FPGA芯片内会集成有多种元器件，例如数据选择器与其连接的DSP (数字信号处理器，Digital Signal Processor),在FPGA系统的多个FPGA芯片中，DSP以一定的位置和顺序设置并级连。
[0004]但是,为了实现基于JTAG(联合测试行动小组,Joint Test Act1n Group)总线的FPGA系统的调试，除了各FPGA芯片之间通过DSP的级连之外，还需要将设置于一个FPGA芯片中的旁路控制器分别连接到每个FPGA芯片中，这样一来，则需要占用较多FPGA芯片的引脚，提高了 FPGA系统连线的复杂度。另外，如果增减FPGA芯片，则需要重新布局整个FPGA系统调整FPGA芯片之间的级连关系，操作复杂。
【发明内容】
[0005]本发明的实施例提供一种FPGA芯片和FPGA系统，降低了 FPGA系统连线的复杂度。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]第一方面,本发明公开了一种FPGA芯片，
[0008]本发明实施例提供的一种FPGA芯片和FPGA系统，在所述FPGA芯片中设置有旁路控制器以及与所述旁路控制器相连接的旁路控制电路；
[0009]在设置有所述FPGA芯片的FPGA系统中，所述旁路控制电路连接于多个DSP ；
[0010]所述旁路控制电路，用于根据所述旁路控制器所下发的旁路指令，对所述多个DSP进行数据旁路。
[0011]结合本发明的第一方面，在本发明第一方面的第一种可能的实现方式中，所述旁路控制电路包括多个数据选择器，所述多个数据选择器依次级连；
[0012]每个数据选择器对应连接一个DSP ；
[0013]所述每个数据选择器，用于根据所述旁路控制器所下发的旁路指令，对所述每个数据选择器所对应的DSP进行数据旁路。
[0014]结合本发明第一方面的第一种可能的实现方式，在本发明第一方面的第二种可能的实现方式中，所述数据选择器，设置有第一输入端、第二输入端、数据选择端和输出端，所述数据选择器通过所述第一输入端和所述输出端进行级连；
[0015]所述第一输入端，连接所述数据选择器所对应的DSP的输入端口，用于接收输入所述数据选择器所对应的DSP的调试数据；
[0016]所述第二输入端，连接所述数据选择器所对应的DSP的输出端口，用于接收所述数据选择器所对应的DSP所输出的调试结果；
[0017]所述数据选择端，与所述旁路控制器连接，用于接收所述旁路控制器所输出的旁路指令；
[0018]所述输出端，用于根据所述数据选择端所接收到的旁路指令，选择输出所述第一输入端接收到的调试数据或所述第二输入端接收到的调试结果。
[0019]结合本发明第一方面的第二种可能的实现方式，在本发明第一方面的第三种可能的实现方式中，在所述多个数据选择器中，最上级的数据选择器的第一输入端和最下级的数据选择器的输出端还连接所述FPGA系统外的主控CPU。
[0020]第二方面，本发明公开了一种FPGA系统，包括若干FPGA芯片，在所述FPGA芯片中设置有DSP ；
[0021]在所述若干FPGA芯片中，包括一个FPGA主片和多个FPGA从片；
[0022]在所述FPGA主片中设置有旁路控制器以及与所述旁路控制器相连接的旁路控制电路；
[0023]所述旁路控制电路连接于所述多个FPGA从片中的DSP ；
[0024]所述旁路控制电路，用于根据所述旁路控制器所下发的旁路指令，对所述多个FPGA从片中的DSP进行数据旁路。
[0025]结合本发明的第二方面，在本发明第二方面的第一种可能的实现方式中，所述旁路控制电路包括多个数据选择器，所述多个数据选择器依次级连；
[0026]每个数据选择器对应连接一个DSP ；
[0027]所述每个数据选择器，用于根据所述旁路控制器所下发的旁路指令，对所述每个数据选择器所对应的DSP进行数据旁路。
[0028]结合本发明第二方面的第一种可能的实现方式，在本发明第二方面的第二种可能的实现方式中，所述数据选择器，设置有第一输入端、第二输入端、数据选择端和输出端，所述数据选择器通过所述第一输入端和所述输出端进行级连；
[0029]所述第一输入端，连接所述数据选择器所对应的DSP的输入端口，用于接收输入所述数据选择器所对应的DSP的调试数据；
[0030]所述第二输入端，连接所述数据选择器所对应的DSP的输出端口，用于接收所述数据选择器所对应的DSP所输出的调试结果；
[0031]所述数据选择端，与所述旁路控制器连接，用于接收所述旁路控制器所输出的旁路指令；
[0032]所述输出端，用于根据所述数据选择端所接收到的旁路指令，选择输出所述第一输入端接收到的调试数据或所述第二输入端接收到的调试结果。
[0033]结合本发明第二方面的第二种可能的实现方式，在本发明第二方面的第三种可能的实现方式中，在所述多个数据选择器中，最上级的数据选择器的第一输入端和最下级的数据选择器的输出端还连接所述FPGA系统外的主控CPU。
[0034]本发明提供了一种FPGA芯片和FPGA系统，将所述旁路控制器和与该旁路控制器相连接的旁路控制电路集成到一个FPGA芯片中，旁路控制电路连接FPGA系统中的多个DSP,从而实现旁路控制电路根据旁路控制器的旁路指令，对多个DSP进行数据旁路，这样一来，无需将旁路控制器连接到每个FPGA系统中的DSP，从而节省了 FPGA芯片的引脚，并且在调整FPGA系统中的芯片间的级连关系时，只需要对设置有旁路控制器和旁路控制电路的FPGA芯片进行调整便可以实现，操作简单。
【附图说明】
[0035]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本发明所述的FPGA芯片的结构示意图；
[0037]图2为本发明所述的设置有FPGA芯片的FPGA系统的结构示意图；
[0038]图3为基于图2增加FPGA从片后的FPGA系统的结构示意图；
[0039]图4为基于图2调整FPGA从片的逻辑顺序后的FPGA系统的结构不意图；
[0040]图5为本发明所述的FPGA系统的结构示意图，其中具体示出了旁路控制电路的结构；
[0041]图6为基于图5增加FPGA从片后的FPGA系统的结构示意图。
【具体实施方式】
[0042]下面结合附图对本发明实施例FPGA芯片和FPGA系统进行详细描述。
[0043]应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044]一种FPGA芯片10，如图1所示，在该FPGA芯片10中设置有旁路控制器101以及与该旁路控制器101相连接的旁路控制电路102 ；
[0045]在设置有FPGA芯片10的FPGA系统中，旁路控制电路102连接于多个DSP，其中，每个DSP集成于其所属的FPGA芯片中；
[0046]旁路控制电路102，用于根据旁路控制器102所下发的旁路指令，对多个DSP进行数据旁路。
[0047]在一个FPGA系统中，FPGA芯片10，用于与下发调试数据的主控CPU (图中未示出)相连接，并通过该FPGA芯片10中所设置的旁路控制器101，向控制旁路控制电路102下发旁路指令；根据旁路指令，旁路控制电路102使调试数据跳过无需调试的FPGA芯片，使需要进行调试的FPGA芯片接收该调试数据；在根据调试数据运行后，将调试结果返回给主控C