明。
[0072]本发明实施例中所提供的方法，基于现今便捷、高效的在线教育体系，摈弃了现有技术中一次性将所有教学资源开放给学生的方式，经多方考量，巧妙地引用了学习进度管控体制，将所有教学资源一一多个教学单元预存在管控装置中，根据实际需求，如:按教学进度、各知识点的递进关系或学理顺序等设定多个教学单元的学习顺序，按学习顺序将所需先掌握的教学单元推送至学生，且仅在学生通过所需先掌握的教学单元之后，才会再将之后所需掌握的教学单元推送至学生，以此类推，直至完成所有教学单元的学习，这种学习进度管控体制，有效确保了学生对每一个教学单元掌握的牢靠性，确保了学生学习各教学单元学习基础的可靠性，从而有效确保了学生的学习效果。
[0073]实施例2
[0074]本发明实施例还提供了一种学习进度管控装置，如图4所示，包括:预存单元500，用于预存多个教学单元和所述多个教学单元的学习顺序，以及各所述教学单元对应的评价方案；推送单元501，用于按所述预存单元500预存的所述多个教学单元的学习顺序，将需要先学习的所述教学单元推送至授权学习的学生；获得单元502，用于获得所述学生的学习反馈；判断单元503，用于将所述获得单元502获得的所述学习反馈与推送至所述学生的教学单元对应的评价方案进行对比，判断所述学生是否通过推送至所述学生的所述教学单元的学习，如果是，则按照所述多个教学单元的学习顺序，将所述学生已通过的所述教学单元的下一个教学单元推送至所述学生。
[0075]其中，评价方案主要作为判断是否“激活” 一一公开下一个教学单元的激活条件，评价方案可采用单一判断标准，如:答题成绩，或采用多重判断标准，例如:根据答题成绩、学习时长、互动次数、教学单元点击次数等进行综合判断。
[0076]本发明实施例中，举例说明了其中一种简单易行的单一判断标准的实现方式，所述评价方案包括评价试题和合格成绩，所述学习反馈包括答题答案；所述推送单元501具体用于，按预存的所述多个教学单元的学习顺序，将需要先学习的所述教学单元推送至授权学习的学生，将推送至所述学生的所述教学单元对应的评价试题推送至所述学生；所述获得单元502具体用于，获得所述学生提交的所述评价试题的答题答案；所述判断单元503具体用于，对所述学生提交的所述答题答案进行评分，得到所述答题答案的答题成绩；将所述答题成绩与所述合格成绩进行对比，判断所述答题成绩是否在所述合格成绩以上，如果是，则按照所述多个教学单元的学习顺序，将所述学生已通过的所述教学单元的下一个教学单元推送至所述学生。
[0077]为了确保学生的学习效率，同时便于管理者，如教师能够对学习进度进行规范管理，本发明实施例中，优选所述预存单元500还用于，预存各所述教学单元对应的截止学习时间，所述获得单元502用于，获得在推送至所述学生的教学单元对应的所述截止学习时间之前，所述学生提交的推送至所述学生的教学单元的答题答案。
[0078]截止学习时间的设置，能够有效督促学生及时学习、按时提交答题答案，以便于及时判断是否将该学生的学习进度推进到下一个教学单元，教师也可以定时对所有学生的学习进度进行调查、管控、督促。
[0079]其中，为了加强截止学习时间对学生及时学习的“督促”效力，在实施时，可设定:所述获得单元502还用于，如果在所述截止学习时间之前未获得所述学生提交的推送至所述学生的教学单元的答题答案，则将答题成绩记录为零。
[0080]为了更为公平、人性地对学生的学习成果予以评价，在实施时亦可进行“弹性”设定，例如:获得单元502用于获得所述学生提交的所述评价试题的答题答案，判断所述学生提交所述评价试题的答题答案的时间是否在所述截止学习时间之后，如果是，则降低答题成绩。这种设计方案，可以有效降低学生因错过截止学习时间便直接放弃学习的几率，提高学生学习的积极性，使得学生在错过截止学习时间之后，仍然有继续学习的动力。
[0081]为了便于更为直观地了解学生对多个教学单元的整体掌握水平，优选所述预存单元500还预存有所述多个教学单元答题成绩的统计规则，如图5所示，所述装置还包括:记录单元504，用于对所述多个教学单元中的每个教学单元对应的答题成绩均进行记录；统计单元505，用于按所述统计规则，对所述记录单元504记录的所述多个教学单元的答题成绩进行统计，得到所述学生的整体学习成绩。
[0082]其中，统计规则可有多种，例如:设定每个教学单元所占分值比重相同，整体学习成绩为各教学单元所得的答题成绩之和；又例如:根据各教学单元的重要、难易程度等，给各教学单元设不同的分值权重，整体学习成绩由各教学单元所得的答题成绩按各分值权重计算相加得到。
[0083]本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
[0084]如图6所示，本发明实施例还提供了一种学习进度管控装置的结构示意图，包括:处理器400，存储器404，总线402和通信接口 403，所述处理器400、通信接口 403和存储器404通过总线402连接。
[0085]其中，存储器404可能包含高速随机存取存储器(RAM:Random Access Memory),也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口 403 (可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
[0086]处理器400用于执行存储器404中的可执行模块，例如计算机程序401 ;处理器400通过通信接口 403接收数据流；
[0087]总线402可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
[0088]其中，存储器404用于存储程序401，所述处理器400在接收到执行指令后，执行所述程序401，前述本发明实施例任一实施例揭示的过程定义的装置所执行的方法可以应用于处理器400中，或者由处理器400实现。
[0089]在具体实现中，程序401可以包括程序代码，所述程序代码包括计算机操作指令和算法等；
[0090]处理器400可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器400中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器400可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器404，处理器400读取存储器404中的信息，结合其硬件完成上述方法的步骤。
[0091]本发明实施例所提供的进行装置中的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
[0092]所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0093]除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对步骤、数字表达式和数值并不限制本发明的范围。
[0094]在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
[0095]在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代