一种具备电阻式存储器的固态储存装置的控制方法
【技术领域】
[0001]本发明涉及一种固态储存装置及其相关控制方法，特别是涉及一种具备电阻式存储器(Resistive Random-Access Memory,简称RRAM)的固态储存装置的控制方法。
【背景技术】
[0002]众所周知，现今的固态储存装置(Solid State Drive，SSD) —般使用与非门快闪存储器(NAND flash memory)为主要存储元件，而此类的快闪存储器为一种非易失性(non-volatile)的存储器元件。也就是说，当数据写入快闪存储器后，一旦系统电源关闭，数据仍保存在快闪存储器中。
[0003]众所周知，快闪存储器包含由多个存储单元所组成的存储单元阵列，其中的每个存储单元(memory cell)皆包括一个浮动栅晶体管(floating gate transistor)。
[0004]于程序周期(program cycle)时，利用热载流子(hot carrier),例如电子，注入(inject)浮动栅晶体管中的浮动栅极(floating gate),即可改变存储单元的储存状态。例如，浮动栅极未注入热载流子时，存储单元为第一储存状态；浮动栅极注入热载流子时，存储单元为第二储存状态。另外，于擦除周期(erase cycle)时，将所有热载流子移出(reject)浮动栅晶体管中的浮动栅极即完成存储单元的擦除动作。
[0005]再者，使用浮动栅晶体管的存储单元的寿命跟擦除的次数有关。举例来说，一个SLC存储单元可储存一位(bit)的数据，其可擦除的次数大约为10万次；一个MLC存储单元可储存二位的数据，其可擦除的次数大约为3千?I万次；一个TLC存储单元可储存三位的数据，其可擦除的次数大约为5百?I千次。
[0006]为了要延长快闪存储器的寿命，目前研发出许多运用于快闪存储器的控制方法。当固态储存装置出厂后，这些控制方法即被启动，用以延长快闪存储器的寿命。而上述的控制方法，例如，逻辑至实体对应表(L2P Table)的映射机制(mapping alogrithm)、损耗平均机制(wear leveling alogrithm)、以及垃圾搜集机制(garbage collect1nalogrithm)。以下分别说明如下:
[0007]一般来说，快闪存储器中包括许多区块(block)，而每个区块中又包括多个页(page)或称为段(sector)。例如，一个区块中有64页,而每个页的容量为4K bytes。再者，由于快闪存储器的特性，每次数据写入时是以页为最小单位，而每次擦除(erase)时则是以区块为单位进行数据擦除。
[0008]由于快闪存储器每次数据写入是以页为最小单位。因此，经过多次的数据存取之后，快闪存储器中将会出现许多的无效页(invalid page)以及无效数据(invaliddata)。然而，擦除动作的最小单位为区块，只要一个区块中还是有部份的数据页为有效数据(valid data)时，此区块即无法被擦除。然而，太多的无效数据将占据快闪存储器的空间，将使得快闪存储器可写入的空间变少。
[0009]当垃圾搜集机制启动时，固态储存装置中的控制电路可以根据快闪存储器内部可写入的空间变化，在适当的时机执行垃圾搜集动作(garbage collect1n act1n)。
[0010]所谓的垃圾搜集动作，即是固态储存装置中的控制电路将区块中的有效页搜集起来，并且另外存放在新的区块中，使原区块中的页全部变成无效页。因此，可以将全部都是无效页的区块进行区块擦除(block erase)动作，并形成新的空白区块，使快闪存储器增加更多可写入的空间。
[0011]再者，由于快闪存储器中每个存储单元的擦除次数有限，因而发展出一种损耗平均机制。损耗平均机制是为了平均地使用快闪存储器中的每个区块，以避免特定区块使用过度(擦除次数过多)而变成坏区块(bad block)而无法使用，并且有效地延长快闪存储器的寿命。
[0012]当损耗平均机制启动时，固态储存装置中的控制电路会监测每个区块的擦除次数(erase count),并在适当的时机执行损耗平均动作(wear leveling act1n)。换句话说，于执行损耗平均动作时，控制电路会将将擦除次数较少的区块与擦除次数较多的区块进行数据交换动作(data swap)。
[0013]一般来说，连接于固态储存装置的主机是利用逻辑区块地址(Logical BlockAddress，以下简称LBA)来存取数据。而在快闪存储器则利用实体配置地址(PhysicalAllocat1n Address,以下简称PAA)来存取数据。
[0014]为了让LAA与PAA之间能够相互对应，固态储存装置中需要建立一逻辑至实体地址对应表(Logical to Physical Address Table,以下简称L2P表)的映射机制。以读取数据为例，当主机发出读取指令以读取快闪存储器中特定LBA的数据时，固态储存装置中的控制电路需根据L2P表得知该数据在快闪存储器中的PAA，并由快闪存储器取出数据并回传至主机。
[0015]换句话说，当固态储存装置在电源正常供应时，控制电路需要先建立L2P表的映射机制。完成后，主机与固态储存装置之间才可以正常存取数据。基本上，L2P表的数据量会随着快闪存储器的容量增加而上升，并且会降低快闪存储器的存取效率(accessperformance)。
[0016]由以上的说明可知，现有的固态储存装置于出厂时，即启动逻辑至实体对应表的映射机制、损耗平均机制、以及垃圾搜集机制，用以延长快闪存储器的寿命。然而，上述的动作也会降低固态储存装置的存取效率。
【发明内容】
[0017]本发明提出一种固态储存装置的控制方法，该固态储存装置包括一控制电路与一电阻式存储器，该控制方法包括下列步骤:建立一监测因子，且该监测因子相关于该电阻式存储器的寿命；以及，当该监测因子大于一预设值时，该控制电路建立一逻辑至实体地址对应表的映射机制，且该控制电路根据一逻辑至实体地址对应表将一主机产生的一逻辑区块地址映射为一实体配置地址，并据以进行数据的存取。
[0018]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并结合附图详细说明如下。
【附图说明】
[0019]图1为电阻式存储器示意图。。
[0020]图2为本发明固态储存装置的示意图。
[0021]图3为本发明运用于电阻式存储器的控制方法。
【具体实施方式】
[0022]近年来一种全新架构的固态储存装置已经被发表出来，其使用可变电阻为主要存储元件，并称为电阻式存储器(简称RRAM)。电阻式存储器也属于非易失性的存储器元件。
[0023]请参照图1，其为电阻式存储器示意图。电阻式存储器中的存储器阵列包括四个存储单元COO、COU C1、Cllo以存储单元COO为例，其包括一选择晶体管T(selectivetransistor)、以及一可变电阻R。其中，选择晶体管的闸极连接至第零字线WL0,源极连接至接地端；可变电阻R的第一端连接至选择晶体管T的漏极，第二端连接至第零位线(BLO)。
[0024]于程序周期(p1gram cycle)时，提供程序电压以改变可变电阻R的电阻值。举例来说，当可变电阻R被程序为具备高电阻值时，存储单元COO为第一储存状态；当可变电阻R被程序为具备低电阻值时，存储单元为第二储存状态。另外，于擦除周期(erase cycle)时，将可变电阻R的电阻值回复为相同的电阻值即完成存储单元的擦除动作。
[0025]相较于快闪存储器使用浮动栅晶体管的的存储单元，电阻式存储器的存储单元的擦除次数可高达数十万次或者百万次以上。换句话说，电阻式存储器的寿命远高于快闪存储器的寿命。因此，如何提高电阻式存储器的存取效率为发展电阻式存储器最主要的重点。
[0026]请参照图2，其为本发明固态储存装置的示意图。固态储存装置20中包括一控制电路201与一电阻式存储器205。控制电路201与电阻式存储器205之间利用一内部总线207进行数据的存取，而控制电路201利用一外部总线22与主机(host) 24之间进行指令与数据的传递。其中，外部总线22可为USB总线、IEEE1394总线或SATA总线等等。
[0027]再者，控制电路201中有一错误校正单元(ECC unit)