可任意时长设定硬件看门狗复位电路及复位方法
【技术领域】
[0001]本发明涉及电子系统技术领域，具体地，涉及一种可任意时长设定硬件看门狗复位电路及复位方法。
【背景技术】
[0002]硬件看门狗是利用一个定时器电路，其定时输出连接到电路的复位端，程序在一定时间范围内对定时器清零，俗称“喂狗”。
[0003]现有硬件看门狗复位电路的设定时间一般都不超过几十秒。而对一些嵌入式系统，在系统运行特定应用阶段，希望有更长的时间(比如几分钟甚至更长)段内系统不受外部中断事件发生，即希望在这段时间段内不需要有“喂狗”动作，则目前市场上没有现成的芯片完成此功能。
【发明内容】
[0004]本发明针对上述现有技术中存在的上述缺陷，提供了一种可任意时长设定硬件看门狗复位电路及复位方法，该电路可以设定更长的看门狗电路的“喂狗”时间，并且可以设定任何时间让系统复位。
[0005]为实现上述目的，本发明是通过以下技术方案实现的。
[0006]根据本发明的一个方面，提供了一种可任意时长设定硬件看门狗复位电路，包括:实时时钟芯片U1、电池BAT1、时钟Y1、三态门电路U2以及电阻R2 ;其中:
[0007]所述实时时钟芯片Ul设有报警寄存器；
[0008]所述电池BATl与实时时钟芯片Ul的第八脚电路连接，供实时时钟芯片Ul断电时保持供电；
[0009]所述实时时钟芯片Ul的第二脚与时钟Yl的输入端电路连接；
[0010]所述实时时钟芯片Ul的第一脚与时钟Yl的输出端电路连接；
[0011]所述三态门电路U2的第二脚与实时时钟芯片Ul的第三脚电路连接；
[0012]所述电阻R2连接于实时时钟芯片Ul的第三脚上，作为实时时钟芯片Ul的第三脚输出的上拉电阻；
[0013]所述电阻R3连接于三态门电路U2的第一脚上，作为三态门电路U2的第一脚输入的上拉电阻；
[0014]所述电阻R3的一端与电阻R2并联，所述电阻R3的另一端为RESET_EN端；
[0015]所述RESET_EN端为可任意时长设定硬件看门狗复位电路的使能端，在系统运行后，CPU对该使能端设置为输出低。
[0016]优选地，所述实时时钟芯片Ul采用PT7C4337WE实时时钟芯片。
[0017]优选地，所述三态门电路U2采用NC7SP125P5X三态门电路。
[0018]根据本发明的另一个方面，提供了一种可任意时长设定硬件看门狗复位电路的复位方法，包括如下步骤:
[0019]步骤1，系统的CPU通过I2C(Inter-1ntegrated Circuit)总线对实时时钟芯片Ul的报警寄存器设定任意时间参量并保存；
[0020]步骤2，对RESET_EN相应GP1 (通用输入/输出)设置为低，三态门电路U2开始正常工作；
[0021]步骤3，当设定时间与实时时钟芯片Ul的实时时间一致时，实时时钟芯片Ul的第三脚输出(Watchdog_N)为低电平，对系统的CPU或者电源进行Reset ；
[0022]步骤4，CPU进入Reset状态后，RESET_EN对应的CPU的GP1为输入状态，三态门电路U2的第一脚输入为高电平，此时三态门电路U2为不工作状态；实时时钟芯片Ul的第三脚状态仍然保持为步骤3中的输出低电平，等待CPU复位后进入正常工作状态；
[0023]步骤5，当CPU复位进入正常工作状态后，CPU通过I2C总线对实时时钟芯片Ul的第三脚进行清零，此时实时时钟芯片Ul的第三脚输出为高电平，对RESET_EN相应GP1设置为低，三态门电路U2重新进入正常工作状态；
[0024]重复步骤I至步骤5，实现对系统任意时长设定的复位。
[0025]优选地，所述步骤I中，任意时间参量包括月、日、时、分、秒。
[0026]与现有技术相比，本发明具有如下有益效果:
[0027]1、本发明可以设定更长的看门狗电路的“喂狗”时间；
[0028]2、本发明可以设定任何时间让系统复位；
[0029]3、本发明能够增加系统的稳定性，任何软件导致程序死机，都能自动恢复正常工作状态。
【附图说明】
[0030]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0031]图1为本发明电路图。
【具体实施方式】
[0032]下面对本发明的实施例作详细说明:本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
[0033]实施例
[0034]本实施例提供了一种可任意时长设定硬件看门狗复位电路，包括:实时时钟芯片U1、电池BAT1、时钟Y1、三态门电路U2以及电阻R2;其中:
[0035]所述实时时钟芯片Ul设有报警寄存器；
[0036]所述电池BATl与实时时钟芯片Ul的第八脚电路连接，供实时时钟芯片Ul断电时保持供电；
[0037]所述实时时钟芯片Ul的第二脚与时钟Yl的输入端电路连接；
[0038]所述实时时钟芯片Ul的第一脚与时钟Yl的输出端电路连接；
[0039]所述三态门电路U2的第二脚与实时时钟芯片Ul的第三脚电路连接；
[0040]所述电阻R2连接于实时时钟芯片Ul的第三脚上，作为实时时钟芯片Ul的第三脚输出的上拉电阻；
[0041]所述电阻R3连接于三态门电路U2的第一脚上，作为三态门电路U2的第一脚输入的上拉电阻；
[0042]所述电阻R3的一端与电阻R2并联，所述电阻R3的另一端为RESET_EN端；
[0043]所述RESET_EN端为可任意时长设定硬件看门狗复位电路的使能端，在系统运行后，CPU对该使能端设置为输出低。
[0044]进一步地，所述实时时钟芯片Ul采用PT7C4337WE实时时钟芯片。
[0045]进一步地，所述三态门电路U2采用NC7SP125P5X三态门电路。