再一步的示例中，一种系统包括：第一设备，所述第一设备包括具有第一多个硬 件缓冲器的第一链路接口，所述第一多个硬件缓冲器的每一个用于存储与一个或多个虚拟 通道相关联的信息，以及经由链路耦合到所述第一设备的第二设备。在实施例中，所述第二 设备包括：具有第二多个硬件缓冲器的第二链路接口，所述第二多个硬件缓冲器的每一个 用于存储与所述虚拟通道中的一个或多个相关联的信息，其中存在比所述第一多个硬件缓 冲器更多的第二多个硬件缓冲器；控制器，用于确定由所述第一设备和所述第二设备共同 支持的虚拟通道的最大数量，所述最大数量对应到所述多个第一硬件缓冲器的数量，并且 用于基于所述最大数量获得控制值；以及门逻辑，用于响应于所述控制值而使能比所述多 个第二硬件缓冲器的全部要少的硬件缓冲器。
[0105] 在示例中，所述第一设备包括第一配置存储装置，所述第一配置存储装置包括第 一最大虚拟通道计数，并且所述第二设备包括第二配置存储装置，所述第二配置存储装置 包括第二最大虚拟通道计数。
[0106] 在示例中，所述控制器用于使用所述第一最大虚拟通道计数和所述第二最大虚拟 通道计数确定所述共同支持的虚拟通道的最大数量。
[0107] 在示例中，一种非易失性存储装置包括具有多个条目的映射表，所述多个条目的 每一个关联共同支持的虚拟通道的最大数量。
[0108] 在示例中，所述控制器可以从使用所确定的共同支持的虚拟通道的最大数量存取 的所述映射表的条目中获得所述控制值。在实施例中，所述控制值包括多个比特，所述多个 比特的每一个与所述第二多个硬件缓冲器中的一个相关联，具有第一状态的每一个比特用 于指示相关联的第二硬件缓冲器要被使能，并且具有第二状态的每一个比特用于指示相关 联的第二硬件缓冲器要被禁用。
[0109] 在示例中，所述门逻辑包括多个逻辑电路，所述多个逻辑电路的每一个用于接收 所述控制值的比特和操作电压，并且用于基于所述比特的值将所述操作电压提供到所述多 个第二硬件缓冲器中的一个。
[0110] 将理解的是，上面示例的各种组合是可能的。
[0111] 实施例可以用于许多不同类型的系统中。例如，在一个实施例中，通信设备可以被 布置为执行本文描述的各种方法和技术。当然，本发明的范围并不局限于通信设备，而是其 它实施例可以涉及用于处理指令的其它类型的装置，或者包括指令的一个或多个机器可读 介质，所述指令对在计算设备上被执行做出响应而使所述设备执行本文描述的方法和技术 中的一个或多个。
[0112] 实施例可以被实现在代码中并且可以被存储在具有存储在其上的指令的非暂 态存储介质上，所述指令能够用于对系统进行编程以便执行所述指令。所述存储介质可 以包括但不局限于任意类型的磁盘，包括软盘、光盘、固态驱动（SSD)、压缩盘只读存储器 (⑶-ROM)、压缩盘可写入（⑶-RW)和磁光盘、半导体设备、磁卡或者光学卡或者适合于存储 电子指令的任意其它类型的介质，该半导体设备是只读存储器（ROM)、诸如动态随机存储器 存储器ORAM)的随机存取存储器（RAM)、静态随机存取存储器（SRAM)、可擦除可编程只读 存储器（EPROM)、闪存、电可擦除可编程只读存储器（EEPR0M)。
[0113] 尽管关于有限数量的实施例描述了本发明，但是本领域的技术人员将意识到根据 其的各种修改和变化。所附权利要求意在覆盖落入本发明的精神和范围内的所有这样的修 改和变化。
【主权项】
1. 一种用于提供操作电压的装置，包括： 多个硬件缓冲器，所述多个硬件缓冲器的每一个用于存储与一个或多个虚拟通道相关 联的信息； 配置逻辑单元，用于确定标识符，所述标识符对应到由经由链路耦合的第一设备和第 二设备共同支持的虚拟通道的最大数量，并且用于基于所述标识符获得控制值；以及 门逻辑单元，用于基于所述控制值将操作电压提供到所述多个硬件缓冲器中的相对应 的硬件缓冲器，其中，所述门逻辑单元用于当所述虚拟通道的最大数量小于所述多个硬件 缓冲器时防止将所述操作电压提供到所述多个硬件缓冲器中的至少一个。2. 根据权利要求1所述的装置，其中，所述配置逻辑单元用于基于与所述第一设备相 关联的第一虚拟通道计数和与所述第二设备相关联的第二虚拟通道计数确定所述虚拟通 道的最大数量。3. 根据权利要求2所述的装置，其中，所述配置逻辑单元用于从所述第一设备的配置 存储装置的虚拟通道计数字段获得所述第一虚拟通道计数，并且用于从所述第二设备的配 置存储装置的虚拟通道计数字段获得所述第二虚拟通道计数。4. 根据权利要求1所述的装置，其中，所述门逻辑单元包括多个逻辑电路，所述多个逻 辑电路的每一个用于接收所述控制值的比特和所述操作电压，并且用于基于所述比特的值 将所述操作电压提供到所述多个硬件缓冲器中的一个。5. 根据权利要求1所述的装置，进一步包括非易失性存储装置，所述非易失性存储装 置包括具有多个条目的映射表，所述多个条目的每一个用于将标识符与控制值相关联。6. 根据权利要求5所述的装置，其中，所述配置逻辑单元用于从使用所述标识符存取 的所述映射表的条目中获得所述控制值。7. 根据权利要求6所述的装置，其中，所述控制值包括多个比特，所述多个比特的每一 个与所述多个硬件缓冲器中的一个相关联，具有第一状态的每一个比特用于指示相关联的 硬件缓冲器要被使能，并且具有第二状态的每一个比特用于指示相关联的硬件缓冲器要被 禁用。8. 根据权利要求5所述的装置，其中，所述第一设备包括配置存储装置，所述配置存储 装置用于存储由所述第一设备支持的所述虚拟通道的最大数量的计数，并且所述配置存储 装置还用于存储所述映射表的一个或多个条目的拷贝。9. 根据权利要求8所述的装置，其中，所述非易失性存储装置是与所述第一设备分离 的并且经由第二链路耦合到所述第一设备的部件。10. -种用于提供操作电压的方法，包括： 确定由经由链路耦合的第一端点和第二端点能够支持的虚拟通道的公共数量； 使用所述虚拟通道的公共数量存取存储装置，以便获得对应到所述虚拟通道的公共数 量的控制设置；并且 基于所述控制设置将操作电压提供到所述第一端点的选定的第一硬件缓冲器以及所 述第二端点的选定的第二硬件缓冲器。11. 根据权利要求10所述的方法，其中，提供所述操作电压包括将所述操作电压提供 到所述选定的第一硬件缓冲器和第二硬件缓冲器，并且不将所述操作电压提供到未选定的 第一硬件缓冲器和未选定的第二硬件缓冲器。12. 根据权利要求10所述的方法，还包括使用所述选定的第一硬件缓冲器和所述选定 的第二硬件缓冲器在所述第一端点和所述第二端点之间传送数据。13. 根据权利要求10所述的方法，还包括在所述链路的配置期间使用所述虚拟通道的 公共数量存取所述存储装置，其中，所述存储装置与所述第一端点和所述第二端点分离并 且包括多个条目，所述多个条目的每一个用于存储虚拟通道的公共数量和控制设置。14. 根据权利要求13所述的方法，还包括响应于所述链路的重新配置： 确定由所述第一端点和所述第二端点能够支持的虚拟通道的第二公共数量； 使用所述虚拟通道的第二公共数量存取所述存储装置，以便获得第二控制设置；并且 基于所述第二控制设置将所述操作电压提供到所述第一硬件缓冲器中与所述选定的 第一硬件缓冲器不同的第一硬件缓冲器，并且将所述操作电压提供到所述第二硬件缓冲器 中与所述选定的第二硬件缓冲器不同的第二硬件缓冲器。15. -种包括机器可读指令的机器可读存储介质，所述指令当被执行时实现如权利要 求10到14中的任意一项所述的方法。16. -种用于使能电路的装置，包括： 第一链路接口，用于将所述装置接口到在所述装置和第二设备之间耦合的链路，所述 第一链路接口包括多个独立电路，所述多个独立电路的每一个用于传送相对应的业务类别 的数据； 第一配置存储装置，用于存储对应到所述多个独立电路的数量的最大可支持值； 配置逻辑单元，用于确定链路最大值，所述链路最大值对应到存储在所述第一配置存 储装置中的所述最大可支持值和存储在所述第二设备的第二配置存储装置中的最大可支 持值中的最小值，并且用于获得所述链路最大值的不同表示；以及 控制电路，用于当所述链路最大值小于所述多个独立电路的数量时，响应于所述不同 表示而使能所述多个独立电路的第一集合并且禁用所述多个独立电路的第二集合。17. 根据权利要求16所述的装置，其中，存储在所述第一配置存储装置中的所述最大 可支持值进一步对应到针对所述装置的虚拟通道计数值。18. 根据权利要求16所述的装置，进一步包括耦合到所述装置的非易失性存储装置， 所述非易失性存储装置包括具有多个条目的映射表，所述多个条目的每一个使链路最大值 与所述链路最大值的不同表示相关联，使用由所述配置逻辑单元确定的所述链路最大值来 存取所述映射表。19. 根据权利要求18所述的装置，其中，所述不同表示包括多个比特，所述多个比特的 每一个与所述多个独立电路中的一个相关联，具有第一状态的每一个比特用于指示相关联 的独立电路要被使能，并且具有第二状态的每一个比特用于指示相关联的独立电路要被禁 用。20. 根据权利要求19所述的装置，其中，所述控制电路包括多个逻辑电路，所述多个逻 辑电路的每一个用于接收所述不同表示的所述多个比特的比特以及来自电压调节器的操 作电压，并且用于基于所述比特的值将所述操作电压提供到所述多个独立电路中的一个。21. 根据权利要求16所述的装置，其中，所述多个独立电路分别包括与虚拟通道相关 联的硬件缓冲器。22. -种用于动态地使能硬件缓冲器的系统，包括： 包括第一链路接口的第一设备，所述第一链路接口具有第一多个硬件缓冲器，所述第 一多个硬件缓冲器的每一个用于存储与一个或多个虚拟通道相关联的信息； 经由链路耦合到所述第一设备的第二设备，所述第二设备包括：具有第二多个硬件缓 冲器的第二链路，所述第二多个硬件缓冲器的每一个用于存储与所述一个或多个虚拟通道 相关联的信息，其中，存在比所述第一多个硬件缓冲器更多的所述第二多个硬件缓冲器； 控制单元，用于确定由所述第一设备和所述第二设备共同支持的虚拟通道的最大数 量，所述最大数量对应到所述多个第一硬件缓冲器的数量，并且用于基于所述最大数量获 得控制值；以及 门单元，用于响应于所述控制值而使能比所述多个第二硬件缓冲器的全部要少的第二 硬件缓冲器。23. 根据权利要求22所述的系统，其中，所述第一设备包括第一配置存储装置，所述第 一配置存储装置包括第一最大虚拟通道计数，并且所述第二设备包括第二配置存储装置， 所述第二配置存储装置包括第二最大虚拟通道计数。24. 根据权利要求23所述的系统，其中，所述控制单元用于使用所述第一最大虚拟通 道计数和所述第二最大虚拟通道计数来确定所述共同支持的虚拟通道的最大数量。25. 根据权利要求22所述的系统，进一步包括非易失性存储装置，所述非易失性存储 装置包括具有多个条目的映射表，所述多个条目的每一个关联共同支持的虚拟通道的最大 数量。
【专利摘要】在实施例中，多个硬件缓冲器的每一个可以存储与一个或多个虚拟通道相关联的信息。依次地，配置逻辑单元用于确定标识符，所述标识符对应到由经由链路耦合的第一设备和第二设备共同支持的虚拟通道的最大数量，并且用于基于所述标识符获得控制值。耦合到所述配置逻辑单元的门逻辑用于基于所述控制值将操作电压提供到所述硬件缓冲器中的相对应的硬件缓冲器。按照这一方式，当所述虚拟通道的最大数量小于所述多个硬件缓冲器时，所述操作电压能够从所述硬件缓冲器中的至少一个被抑制。描述并请求保护了其它实施例。
【IPC分类】G06F13/38
【公开号】CN104932996
【申请号】CN201510083749
【发明人】V·拉加万
【申请人】英特尔公司
【公开日】2015年9月23日
【申请日】2015年2月16日
【公告号】WO2015142336A1