用于可变延时存储器操作的设备及方法
【专利说明】用于可变延时存储器操作的设备及方法
[0001]夺叉参考
[0002]本申请案主张2013年3月15日提出申请的美国非临时申请案第13/838，296号的优先权，出于任何目的，所述申请案的全文以引用的方式并入本文中。
技术领域
[0003]本发明的实施例大体来说涉及存储器，且更具体来说，在一或多个所描述实施例中，涉及可变延时存储器操作。
【背景技术】
[0004]存储器可提供于多种设备中，例如计算机或包含但不限于以下各项的其它装置:便携式存储器装置、固态驱动器、个人数字助理、音乐播放器、相机、电话、无线装置、显示器、芯片集、机顶盒、游戏系统、交通工具及器具。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器，以及其它存储器。
[0005]例如电阻可变存储器装置等设备可用作用于宽广范围的电子装置的非易失性存储器。举例来说，电阻可变存储器装置可包含相变存储器(PCM)或电阻式存储器(RR)，以及其它存储器。
[0006]使用PCM的常规读取操作还类似于针对RAM的读取操作。因此，可使用PCM来实施随机存取存储器。然而，借助PCM的写入操作与针对常规RAM的写入操作相比可为相对较慢的。举例来说，PCM可需要额外时间来管理并完成写入操作，例如准备将写入到存储器的数据、在读取存取请求的情形中暂停写入操作及监视写入操作的进展。读取操作与针对常规RAM相比可为较慢的且读取操作无法在进行写入操作的存储器位置处执行。
[0007]由于使用PCM作为RAM替换的限制，因此存储器系统中的PCM的操作可受限制。举例来说，不可在任何存储器位置上在任何时间执行写入及读取操作。可定期地查询用于监视写入操作的进展的状态寄存器以确定在执行另一写入操作之前是否已完成特定写入操作。另外，在一些应用程序中，写入操作必须暂停以进行读取操作且在完成读取操作后即刻重新开始。
【发明内容】
[0008]提供设备的实例。实例性设备可包含存储器，所述存储器经配置以在第一寻址阶段期间接收指示命令的类型的激活命令且在第二寻址阶段期间接收所述命令。在一些实例中，所述存储器可进一步经配置以至少部分地响应于在可变延时周期期间接收所述命令而提供指示所述存储器不可用于执行命令的信息且至少部分地响应于在所述可变延时周期之后接收所述命令而提供指示所述存储器可用于执行命令的信息。
[0009]实例性设备可包含存储器，所述存储器经配置以在可变延时周期期间提供数据无效信息。在一些实例中，所述数据无效信息可指示所述可变延时周期的剩余长度及在由所述存储器接收到激活命令之后的所述可变延时周期。在一些实例中，所述存储器可进一步经配置以在所述可变延时周期之后提供数据有效信息在一些实例中，所述激活命令可包括激活读取命令或激活写入命令。
[0010]实例性设备可包含控制器，所述控制器经配置以在第一寻址阶段期间将指示命令的激活命令提供到存储器。在一些实例中，所述控制器可进一步经配置以在第二寻址阶段期间给所述命令提供第一时间。在一些实例中，所述控制器可进一步经配置以至少部分地响应于接收到指示所述存储器不可用于执行所述命令的信息而给所述命令提供第二时间。
[0011]本文中揭示实例性方法。实例性方法可包含:在第一寻址阶段期间借助存储器接收指示命令的类型的激活命令；在第二寻址阶段期间接收所述命令；如果所述命令是在可变延时周期期间接收的，那么提供指示所述存储器不可用于执行所述命令的信息；及如果所述命令是在所述可变延时周期之后接收的，那么提供指示所述存储器可用于执行所述命令的信息。
[0012]实例性方法可包含:借助控制器提供指示命令的激活命令；在提供所述激活命令之后，提供所述命令；及至少部分地响应于提供所述命令而接收数据无效信息或数据有效信息中的至少一者。
【附图说明】
[0013]图1A是根据本发明的实施例的设备的框图。
[0014]图1B是根据本发明的实施例的存储器的示意性框图。
[0015]图2A是图解说明根据本发明的实施例的读取操作的各种信号的时序图。
[0016]图2B是图解说明根据本发明的实施例的写入操作的各种信号的时序图。
[0017]图3A是图解说明根据本发明的实施例的读取操作的各种信号的时序图。
[0018]图3B是图解说明根据本发明的实施例的写入操作的各种信号的时序图。
[0019]图4A是图解说明根据本发明的实施例的读取操作的各种信号的时序图。
[0020]图4B是图解说明根据本发明的实施例的写入操作的各种信号的时序图。
[0021]图5是图解说明根据本发明的实施例的设备的各种操作状态的示意性状态图。
[0022]图6是图解说明根据本发明的实施例的实例性延时的表。
[0023]图7是图解说明根据本发明的实施例的在存储器操作期间的针对等待状态的实例性位指派的表。
[0024]图8是图解说明根据本发明的实施例的针对存储器命令的确认事件的实例性位指派的表。
【具体实施方式】
[0025]本文中揭示用于可变延时存储器操作的设备及方法。下文陈述特定细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在无这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的本发明的特定实施例以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它例子中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以避免不必要地使本发明模糊。
[0026]图1A是根据本发明的实施例的设备100的框图。所述设备可包括:电路、一或多个半导体裸片、经封装半导体、包含此电路、裸片或封装的装置及/或包含此装置的系统。设备100包含控制器110 (例如，存储器控制器)及存储器120。控制器110及存储器120可通过命令与地址(CA)总线130及数据总线135耦合。存储器120可经配置以经由CA总线130从控制器110接收命令及/或地址，且存储器可经配置以经由数据总线135接收数据及/或提供数据。
[0027]存储器120可经配置以响应于由控制器110提供的所接收命令及/或地址而执行存储器操作(例如，读取操作或写入操作)。举例来说，存储器120可响应于读取命令而经由数据总线135将读取数据提供到控制器110，且可响应于写入命令而存储经由数据总线135接收的写入数据。另外，存储器120可响应于特定命令而经由数据总线135进一步将信息提供到控制器110。举例来说，所述信息可指示存储器120是否可用于执行存储器操作及/或存储器120可变得可用于执行存储器操作之前的时间量。
[0028]在至少一个实施例中，设备100可经配置以根据三阶段寻址操作。通常，三阶段寻址可包含三个阶段，在所述三个阶段期间，存储器120接收由存储器控制器110提供的命令及地址，响应于所述命令及地址而执行存储器操作(例如，读取操作或写入操作)。举例来说，三阶段寻址可包含第一阶段，其中存储器120可经由CA总线120从控制器110接收预作用命令。控制器110可进一步将行地址的第一部分提供到存储器120。作为响应，存储器120可存储与预作用命令一起在CA总线120上接收的行地址的第一部分。在第二阶段中，存储器120可从控制器110接收作用命令。控制器110可进一步将行地址的第二部分提供到存储器120。作为响应，存储器120可存储与作用命令一起在CA总线120上提供的行地址的第二部分。行地址的第一部分及第二部分可构成完整行地址，且存储器120可存取与行地址相关联的数据且将所述数据存储于缓冲器中。在第三阶段期间，存储器120可接收由控制器110提供的命令。举例来说，存储器120可接收由控制器110提供的读取命令或写入命令。响应于读取命令，可经由数据总线135将经缓冲数据提供到控制器110。响应于写入命令，可在数据总线135上接收经写入数据，且存储器120可将经写入数据存储于行地址处。
[0029]在至少一个实施例中，三阶段寻址操作的第二阶段可包含可变延时周期tLAT。在tLAT周期期间，存储器120可(举例来说)通过以下操作来管理存储器操作:使电路准备执行在第三阶段中接收的命令；完成当前存储器操作；及/或暂停当前存储器操作。因此，由于存储器120可在tLAT周期期间管理任何数目个这些及/或其它存储器操作，因此可变延时周期tLAT可变化。举例来说，tLAT周期可在相对短持续时间与相对长持续时间之间变化。
[0030]在一些实施例中，存储器120可经配置使得保证tLAT周期在一或多个特定时间量内逝去。举例来说，在至少一个实施例中，当第三阶段的命令包括读取命令时，存储器120可经配置以至少在时间tMAXLATR内完成第二阶段。S卩，tLAT周期将在tMAXLATR内逝去。当第三阶段中提供的命令包括写入命令时，存储器120可经配置以至少在时间tMAXLATW内完成第二阶段。即，tLAT周期将在tMAXLATW内逝去。可将tMAXLATR及tMAXLATW两者的值作为参数存储于寄存器(图1中未展示)中。在一些例子中，tMAXLATR及tMAXLATW的值可为预定的及/或相等或不相等的。举例来说，可基于命令的优先级而实时地调整tMAXLATR及tMAXLATW的值。以实例方式，当读取命令比写入命令优先化时，可增加tMAXLATW。
[0031]因此，由于tLAT周期的最大持续时间可取决于后续阶段中提供的命令的类型，因此在一些实施例中，激活命令可指示第三阶段中提供的命令的类型。举例来说，在至少一个实施例中，激活命令可包括激活读取命令或激活写入命令。以此方式，可变延时周期tLAT可至少部分地基于激活命令是包括激活读取命