控制器、存储装置及控制方法
【技术领域】
[0001]实施方式涉及控制器、存储装置及控制方法。
【背景技术】
[0002]在使用磁盘和/或半导体存储器等的存储装置中，对数据进行编码以使得能够检测并订正数据受到的破坏。在存储装置中，存在从主机到一次存储介质的通路和/或从一次存储介质到磁盘等非易失性的存储介质的通路等多个数据通路(data path)。另外，有时也会使用 SRAM (Static Random Access Memory,静态随机存储器)和 DRAM (Dynamic RandomAccess Memory,动态随机存储器)等多个存储介质作为一次存储介质。在该情况下，也存在一次存储介质间的数据通路。
[0003]根据数据通路，易产生的错误的倾向和/或性质不同，因此，通常，编码的单位和/或生成多项式按数据通路而不同。因此，在使数据在介质间移动时，数据的保护方式(编码的单位和/或生成多项式)会变更。例如，假设硬盘控制器具备DRAM和SRAM，将从主机接收到的数据储存于SRAM，将从SRAM读出的数据储存于DRAM。在该情况下，在将从SRAM读出的数据储存于DRAM的过程中，针对数据的保护方式从针对储存于SRAM的数据的第I保护方式变更为针对储存于DRAM的数据的第2保护方式。
【发明内容】
[0004]本发明的实施方式，提供一种即使在针对数据的保护方式变更的情况下，也能够可靠地进行数据的保护的控制器、存储装置及控制方法。
[0005]本实施方式的控制器具备:接收部，其接收数据和使用第I生成多项式对数据进行编码(第I编码)而生成的第I冗余位；第I错误检查部，其将利用第I生成多项式对数据进行编码而生成的冗余位与发送来的第I冗余位进行比较；编码部，其利用与第I生成多项式具有公因数的第2生成多项式对数据进行编码(第2编码)而生成第2冗余位；以及错误检查部，其通过将接收到的第I冗余位与使第2冗余位移位后的结果的XOR运算(异或运算)结果除以公因数，来判断向第I编码输入的数据与输入至第2编码的数据有无差巳
【附图说明】
[0006]图1是表示第I实施方式的存储装置的构成例的框图。
[0007]图2是表示进行电路合成后的比较例的控制器的构成例的图。
[0008]图3是表示第I实施方式的保护部的构成例的框图。
[0009]图4是表示第I实施方式的通路保护部的构成例的图。
[0010]图5是表示使Rb (X)移位m后得到的结果与Ra (X)的XOR的图。
[0011]图6是表示第I实施方式的通路保护部中的处理顺序的一例的流程图。
[0012]图7使表示单位变换部的构成例的图。
[0013]图8是表示使用图7的构成例的单位变换部的情况下的单位变换处理顺序的一例的图。
[0014]图9是表示第2实施方式的存储装置中的单位变换部的构成例的框图。
[0015]图10是表示通路宽度在保护方式A与保护方式B不相同的情况下的单位变换处理顺序的一例的图。
【具体实施方式】
[0016]以下参照附图，对实施方式的控制器、存储装置及控制方法详细地进行说明。此外，本发明不被这些实施方式限定。
[0017](第I实施方式)
[0018]图1是表示第I实施方式的存储装置的构成例的框图。如图1所示，本实施方式的存储装置I具备控制器2和磁盘3。存储装置I能够与主机4连接，在图1中示出了与主机4连接的状态。主机4例如是个人计算机、便携终端等电子设备。
[0019]此外,在此,对使用磁盘3作为存储介质的例子进行说明,但也可以使用NAND存储器等半导体存储器作为存储介质，存储装置I所具备的存储介质不限定于磁盘3。SRAM26及DRAM27也可以与控制器2的外部连接。
[0020]控制器2按照来自主机4的写入指令对向磁盘3的写入进行控制。另外，控制器2按照来自主机4的读出命令对从磁盘3的读出进行控制。控制器2具备主机I/F21、控制部22、保护部23、I/F24、25、SRAM26 (第I存储部)、DRAM27 (第2存储部)及磁盘I/F28。
[0021]控制器2经由I/F24向SRAM26储存从主机4接收到的数据。另外，经由I/F25向DRAM27储存经由I/F24从SRAM26读出的数据。另外，经由磁盘I/F28向磁盘3储存经由I/F25从DRAM27读出的数据。
[0022]从主机4发送的数据、储存于SRAM26的数据、储存于DRAM27的数据以及向磁盘3储存的数据分别为了保护数据而被编码。通常，在始自主机4的通信路径、SRAM26、DRAM27、磁盘3中产生的错误的倾向和/或性质不同。因此，在数据移动时，有时数据的保护方式(编码的单位和/或生成多项式)在中途变更。
[0023]例如，设为储存于DRAM27的数据通过第I保护方式被编码，储存于磁盘3的数据通过第2保护方式被编码。该情况下，在控制器2从DRAM27读出数据并向磁盘3储存时，保护方式在中途从第I保护方式向第2保护方式变更。这样，在保护方式在中途变更的情况下，优选，使通过第I保护方式保护的区间与通过第2保护方式保护的区间重叠，以使得不成为保护对象的区间(区域)不存在。
[0024]为了使第I保护方式与第2保护方式重叠，可以考虑使第I保护方式的数据通路与第2保护方式的数据通路独立的方法。例如，在分岐点，使数据通路分歧为进行第I保护方式的译码及错误检查的第I通路和进行第2保护方式的编码的第2通路。经过第2通路后的数据通过第2保护方式被编码而向磁盘3储存。在在分岐点数据有错误的情况下，通过对经过第I通路后的数据所进行的第I保护方式的译码及错误检查，检测到该错误。
[0025]然而，第I保护方式的错误检查与上述第2保护方式的编码相独立地进行。因此，直到经过第2通路后的数据被从磁盘3读出并被译码为止，不对错误进行检测。若尽快地检测出错误，则通过实施数据的再发送等，能够减少储存在磁盘3的数据含有的错误，但在该方式下，直到从磁盘3被读出并译码为止，无法对错误进行检测。
[0026]另外，在进行了电路合成的情况下，第I通路与第2通路有可能被统一了。图2是表示进行电路合成后的比较例的控制器的构成例。作为电路合成的结果，例如，始自发送部201的数据通路即通路A在第I分岐点分岐，分岐出的一方输入第I保护方式的译码的保护方式A译码部202及保护方式A检测部202。在第I分岐点分岐后的通路A进而在第2分岐点分岐，一方的数据通路成为经由接收部205而储存于保护方式B保护对象部206 (例如磁盘3)的通路，另一方的数据通路成为输入进行通过第2保护方式的编码的保护方式B生成计算部204的通路。并且，设为通过第2保护方式的编码所生成的冗余位储存于磁盘3。储存于保护方式B保护对象部206的数据和冗余位在从保护方式B保护对象部206读出时，被输入保护方式B译码部207及保护方式B检测部208并进行错误检测及订正。在这种情况下，图中的由粗线表示的区间，即在第I分岐点分岐之后向磁盘3储存的区间和从在第2分岐点分岐到输入进行第2保护方式的编码的电路为止的区间不被保护。
[0027]在本实施方式中，如以下所述那样，在数据通路的中途保护方式变更的情况下，以在变更前的保护方式中使用的生成多项式和在变更后的保护方式中使用的生成多项式具有公因数的方式设定生成多项式。因此，消除因电路合成而有可能产生的不被保护的区间，并且能够迅速地检测到被输入进行变更后的编码的电路的数据所含有的错误。
[0028]以下，对本实施方式的保护方法进行说明。图3是表示保护部23的构成例的图。如图3所示，保护部23具备通路保护部231?236。通路保护部231保护数据在从主机4发送到储存于SRAM26为止和储存于SRAM26的期间不产生错误。通路保护部232保护数据在从SRAM26读出到储存于DRAM27为止和储存于DRAM27的期间不产生错误。通路保护部233保护数据在从DRAM27读出到储存于磁盘3为止和储存于磁盘3的期间不产生错误。
[0029]通路保护部234保护数据在从磁盘3读出到储存于DRAM27为止和储存于DRAM27的期间不产生错误。通路保护部235保护数据在从DRAM27读出到储存于SRAM26为止和储存于SRAM26的期间不产生错误。通路保护部236保护数据在从SRAM26读出到被主机4接收为止的这一期间不产生错误。
[0030]此外，如以上那样，通路保