基于操作速度的数据总线反相(dbi)编码的制作方法
【专利说明】基于操作速度的数据总线反相（DBI)编码
[0001] 相关申请
[0002] 本申请与 2013 年 3 月 15 日提交的关于"FREQUENCY-DEPENDENT BUS INVERSION ENCODING(取决于频率的总线反相编码）"的美国临时专利申请S/N. 61/791，865相关并要 求其优先权。
技术领域
[0003] 本公开一般涉及电子通信。更具体地，本公开涉及用于基于操作速度进行数据总 线反相（DBI)编码的系统和方法。
【背景技术】
[0004] 为了增加信号和功率完整性并减小功耗，可以采用数据总线反相（DBI)编码。DBI 编码对于迅速传递大量数据可能特别有用。例如，可以采用DBI编码以促成中央处理单元 (CPU)与层叠封装（Ρ0Ρ)、多芯片封装（MCP)或各种其他存储器接口配置中的动态随机存取 存储器（DRAM)设备之间的高速数据传递。DBI编码在移动存储器应用（诸如低功率双数据 速率4(LPDDR4))中可能是特别有用的。
[0005] 然而，附加益处可通过基于数据情况在不同的DBI编码算法之间切换来实现。不 同的DBI编码算法可以在被恰当使用时提供功率减小以及在不恰当使用时提供功率惩罚。 可通过基于信令速度来选择DBI编码算法而实现益处。
[0006]
[0007] 描述了用于数据传输的方法。确定电子设备的信令操作速度。基于信令操作速度 来选择数据总线反相算法。所选数据总线反相算法被用于编码数据。经编码数据和数据总 线反相标志通过传输线被发送给接收机。
[0008] 所选数据总线反相算法可以是DBI-AC算法和DBI-DC算法之一。当信令操作速度 是低速模式时，所选数据总线反相算法可以是DBI-AC。当信令操作速度是高速模式时，所选 数据总线反相算法可以是DBI-DC。信令操作速度可通过专用信号被传达给编码器。该专用 信号可通过命令地址总线或使用现有数据线来提供。
[0009] 信令操作速度可由编码器来自主确定。所选数据总线反相算法可被用于使用不包 括反馈的拓扑或者使用包括反馈的拓扑来编码数据。数据总线反相算法编码可基于动态禁 用信号被自主禁用。
[0010] 端接控制信号可基于所选数据总线反相算法来生成。该端接控制信号可被发送给 接收机。该方法可由包括算法选择复用器、接收即将到来的突发的并行未编码数据和先前 突发的并行数据的XOR门、反相器、过半检测电路和真实/互补复用器的数据总线反相编码 器来执行。数据总线反相编码器还可包括频率检测电路。所选数据总线反相算法可以基于 物理层时钟频率与参考频率之间的关系。
[0011] 还描述了用于数据传输的装置。该装置包括处理器、与该处理器处于电子通信的 存储器、以及存储在该存储器中的指令。该指令可由处理器执行以确定电子设备的信令操 作速度。该指令还可由处理器执行以基于信令操作速度来选择数据总线反相算法。该指令 可进一步由处理器执行以使用所选数据总线反相算法来编码数据。该指令还可被执行以将 经编码数据和数据总线反相标志通过传输线发送给接收机。
[0012] 描述了电子设备。该电子设备包括用于确定该电子设备的信令操作速度的装置。 该电子设备还包括用于基于信令操作速度来选择数据总线反相算法的装置。该电子设备进 一步包括用于使用所选数据总线反相算法来编码数据的装置。该电子设备还包括用于将经 编码数据和数据总线反相标志通过传输线发送给接收机的装置。
[0013] 还描述了用于数据传输的计算机程序产品。该计算机程序产品包括其上具有指令 的非瞬态计算机可读介质。该指令包括用于使电子设备确定电子设备的信令操作速度的代 码。该指令还包括用于使电子设备基于信令操作速度来选择数据总线反相算法的代码。该 指令进一步包括用于使电子设备使用所选数据总线反相算法来编码数据的代码。该指令还 包括用于使电子设备将经编码数据和数据总线反相标志通过传输线发送给接收机的代码。
[0014] 附图简沐
[0015] 图1是解说数据总线反相（DBI)编码/解码电路系统的框图；
[0016] 图2是解说数据总线反相（DBI)编码/解码的框图；
[0017] 图3是用于使用取决于信令操作速度的DBI算法来编码数据的方法的流程图；
[0018] 图4是解说高级DBI算法控制的框图；
[0019] 图5是解说DBI编码器中DBI选择电路系统的一个示例的框图；
[0020] 图6是解说DBI编码器中DBI选择电路系统的另一示例的框图；
[0021] 图7是解说包括频率检测电路的信道配置模块的框图；以及
[0022] 图8示出了使用取决于速度的数据总线反相（DBI)编码的电子设备的硬件实现的 一部分。
[0023] 详细描沐
[0024] 图1是在本系统和方法中使用的电子设备102的框图。电子设备102可以是基站、 无线通信设备、或使用电力的其他设备。电子设备102可包括用于在发射机104与接收机 112之间传送数据的传输线110 (也称为传输介质）。发射机104和接收机112还可位于不 同的电子设备（未示出）上。通过传输线110传送的数据可被编码以减小单端接口中的信 令功率。例如，通过传输线110传送的数据可使用数据总线反相（DBI)或总线反相编码来 编码。DBI编码是其中数据位可在传输之前被反相以最大化或最小化某些信令特性的技术。 DBI编码可包括针对任何并行接口（包括命令、地址信息等）的位反相编码。通过调整用于 基于操作速度（例如，使用的数据率）来编码数据的DBI算法，可以达成诸如功率节省或充 分信号完整性之类的益处。
[0025] 发射机104可包括DBI编码器106。DBI编码器106可以使用DBI算法来编码数 据。经编码数据可随后经由传输线110被传送给接收机112。接收机112可以使用DBI解 码器114来对经编码数据进行解码。在一种配置中，发射机104和接收机112可位于单个 芯片上。在另一配置中，发射机104和接收机112可各自位于电子设备102内的不同芯片 上。
[0026] 电子设备102可包括模式控制器118。模式控制器118可位于与发射机104和/ 或接收机112相同的芯片上或位于不同芯片上。模式控制器118可以指令发射机104关于 要使用哪种DBI算法116来编码传输线110上的数据。模式控制器118可与发射机104上 的信道配置模块108通信。在一种配置中，信道配置模块108可以从模式控制器118接收 启用合适的编码算法的指令。在另一配置中，信道配置模块108可以能够检测操作模式并 在没有来自模式控制器118的外部指令的情况下设置合适的编码算法。信道配置模块108 在以下关于图4进一步详细讨论。
[0027] 图2是解说数据总线反相（DBI)编码/解码的框图。如以上所讨论的，DBI编码 是其中数据位可在传输之前被反相以最大化或最小化某些信令特性的技术。DBI编码可包 括针对任何并行接口（包括命令、地址信息等）的位反相编码。例如，DBI编码可被用于反 相在发射机204与接收机212之间传递的数据位。DBI编码常常被用于减小功耗并改善信 号和功率完整性。在一些配置中，发射机204和接收机212两者可都位于相同的电子设备 102上。发射机204可以通过小信道长度（例如，小于几毫米）或通过较长长度（例如，若 干英寸）向接收机212传递大量数据。信道210可以是封装/印刷电路板（PCB)传输线 110。在一种配置中，该信道可以是无线信道210。作为示例，信道210可以是同轴电缆、硅 中介迹线或其他任何有线互连技术。
[0028] 发射机204可包括DBI编码器206。DBI编码器206可将DBI编码应用于从发射 机204传送给接收机212的信号。DBI编码算法的示例包括DBI-AC和DBI-DC。DBI-AC是 被设计成限制跨接口宽度同时转变的数据位的数量的算法。DBI-DC是被设计成限制在两个 二进制级之一处的同时数据位的数量的算法。
[0029] DBI算法216的选择可取决于信令环境。具有启用或DBI-AC算法或DBI-DC算法 的能力会是有利的。如果选择了不恰当的DBI算法216,则可能发生性能惩罚。DBI算法 216可由模式控制器218 (也称为核）来选择。模式控制器218可以指令DBI编码器206关 于要使用DBI-AC还是DBI-DC作为所选DBI算法216
[0030] 模式控制器218还可以指令接收机212关于是否要使用非对称负载端接228 (经 由端接控制信号226)。该非对称负载端接228可被接收机212用于限制传输线110上的 反射。将DBI-DC应用于非对称端接信道可导致18 %的功率减小（假定每字节1个DBI标 志）。然而，如果未端接信道与DBI-DC联用，则可发生4%的功率惩罚。相反，将DBI-AC应 用于未端接信道可导致16%的功率减小。然而，如果非