一种用于多点低压差分信号接收器的共模搬移电路的制作方法
【技术领域】
[0001] 本发明涉及IC设计技术领域，具体涉及一种用于多点低压差分信号接收器的共 模搬移电路。
【背景技术】
[0002] 随着大数据时代的来临，数据的快速处理以及高速传输成为关注的热点。在这种 大背景下，接口却成为制约着数据高速传输的瓶颈。作为RS482在速度与功能上的升级，由 TI 公司提出的MLVDS(Multi_point Low-Voltage Differential Signaling，多点低压差分 信号）技术应运而生。MLVDS技术拥有LVDS技术传输速度高、抗噪声能力强、功耗低、低电 磁辐射等诸多优点，并且能应用于多点总线系统，完成多个驱动器与多个接收器之间的互 相通?目。
[0003] M-LVDS标准要求，接收器应能识别共模范围为-I. 4V~3. 8V的低压差分信号，为 了实现这一功能，需要利用压缩网络将输入信号压缩至OV~VDD范围之内，再利用轨到轨 放大器对压缩后的信号进行处理，在使用压缩网络同时有用的差模信号也被压缩了，这样 势必会降低接收器的信噪比，同时仍需要设计复杂的轨到轨放大器将压缩后的信号进行处 理，是现有技术中亟待解决的问题。
【发明内容】
[0004] 因此，本发明提出了一种用于多点低压差分信号接收器的共模搬移电路，能将共 模在-I. 4V~3. 8V的输入信号搬移至参考电平，同时不影响信号差分幅值，极大地简化了 M-LVDS接收器后级电路的设计。该电路包括：
[0005] 第一电阻、第二电阻；
[0006] 电流调整电路，所述电流调整电路由第三、第四电阻，第一、第二、第三晶体管以及 第四、第五、第六晶体管；其中，第二、第五晶体管栅极和漏极短接；第一、第二、第三晶体管 栅极相连，源端接地；第四、第五、第六晶体管栅极相连，源端接电源电压；第一晶体管与第 四晶体管的漏端与第一电阻相连；第三、第四电阻串联接在第二晶体管的漏端与第五晶体 管的漏端之间；第三晶体管与第六晶体管的漏端与第二电阻相连；以及
[0007] 误差放大器，所述误差放大器的差模输入端连接参考电平，共模输入端连接第一、 第三晶体管的漏端。
[0008] 其中，所述第一、第二、第三晶体管具有相等的尺寸，所述第四、第五、第六晶体管 具有相等的尺寸。
[0009] 其中，所述第一电阻和第二电阻的阻值相等。
[0010] 其中，所述第三电阻和第四电阻的阻值相等。
[0011] 其中，所述误差放大器包括：第七、第八、第九、第十、第十一晶体管以及第一、第二 电流源；其中，
[0012] 第七晶体管的栅极与第一、第四晶体管的漏端相连，漏极接地；第十晶体管的栅极 与第三、第六晶体管的漏端相连，漏极接地；第八、第九晶体管的栅极与参考电平相连；第 十一晶体管的栅极和漏极短接后与第八、第九晶体管的漏极相连，并连接到串联的第三、第 四电阻之间，源极接地。
[0013] 本发明利用输入电阻、误差放大器、以及电流调整电路构成一共模搬移电路。误差 放大器读取输出信号的共模电平，与参考电平进行比较，放大之后控制电流调整电路从输 入电阻抽取或者灌入电流，产生一定压降从而将不同输入信号共模电平搬移到和参考电平 一致的位置上。后级电路只需要单一的N输入放大器或者P输入放大器就可以对信号进行 放大。简化了电路设计，降低了功耗。同时电路不会对输入信号差分值产生影响，系统信噪 比高于使用压缩网络的接收器。
【附图说明】
[0014] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它 特征、目的和优点将会变得更明显：
[0015] 图1为本发明的共模搬移电路结构图。
[0016] 图2为本发明一个实施例中的共模搬移电路原理图。
[0017] 图3为对应图1电路的共模信号半边等效电路。
[0018] 图4为对应图1电路的差分信号半边等效电路和小信号等效电路。
[0019] 附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0020] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施 例作详细描述。
[0021] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0022] 下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。
[0023] 本发明提出了一种用于多点低压差分信号接收器的共模搬移电路，能将共模 在-I. 4V~3. 8V的输入信号搬移至参考电平，同时不影响信号差分幅值，极大地简化了 M-LVDS接收器后级电路的设计。如图1所示，该电路包括：
[0024] 第一电阻R1、第二电阻R2 ;
[0025] 电流调整电路，所述电流调整电路由第三、第四电阻R3、R4,第一、第二、第三晶体 管M1、M2、M3以及第四、第五、第六晶体管M4、M5、M6 ;其中，第二、第五晶体管栅极和漏极短 接；第一、第二、第三晶体管Ml、M2、M3栅极相连，源端接地；第四、第五、第六晶体管M4、M5、 M6栅极相连，源端接电源电压；第一晶体管Ml与第四晶体管M4的漏端与第一电阻Rl相连； 第三、第四电阻R3、R4串联接在第二晶体管M2的漏端与第五晶体管M5的漏端之间；第三晶 体管M3与第六晶体管M6的漏端与第二电阻R2相连；以及
[0026] 误差放大器，所述误差放大器的差模输入端连接参考电平，共模输入端连接第一、 第三晶体管Ml、M3的漏端。
[0027] 其中，所述第一、第二、第三晶体管Ml、M2、M3具有相等的尺寸，所述第四、第五、第 六晶体管M4、M5、M6具有相等的尺寸。
[0028] 其中，所述第一电阻Rl和第二电阻R2的阻值相等。
[0029] 其中，所述第三电阻R3和第四电阻R4的阻值相等。
[0030] 具体的，如图2所示，其中，所述误差放大器包括：第七、第八、第九、第十、第十一 晶体管M7、M8、M9、M10、M11以及第一、第二电流源II、12 ;其中，
[0031] 第七晶体管M7的栅极与第一、第四晶体管Ml、M4的漏端相连，漏极接地；第十晶 体管MlO的栅极与第三、第六晶体管M3、M6的漏端相连，漏极接地；第八、第九晶体管M8、M9 的栅极与参考电平相连；第十一晶体管Mil的栅极和漏极短接后与第八、第九晶体管M8、M9 的漏极相连，并连接到串联的第三、第四电阻R3、R4之间，源极接地。
[0032] 与现有MLVDS技术相比，本发明的技术方案中，误差放大器读取输出信号的共模 电平，与参考电平进行比较，放大之后控制电流调整电路从输入电阻抽取或者灌入电流，产 生一定压降从而将不同输入信号共模电平搬移到和参考电平一致的位置上。后级电路只需 要单一的N输入放大器或者P输入放大器就可以对信号进行放大。简化了电路设计，降低 了功耗。同时电路不会对输入信号差分值产生影响，系统信噪比高于使用压缩网络的接收 器。
[0033] 下面将结合具体实施了对本发明的技术方案尽心详细描述，具体的，参见图2,本 发明的用于M-LVDS接收器的共模搬移电路由三部分构成，分别是输入电阻、误差放大器、 以及电流调整电路。
[0034] 所述的输入电阻为阻值相等的两个电阻第一电阻RU第二电阻R2,第一电阻Rl - 端接差分信号的输入端A，另一端与电流调整电路中的第一晶体管Ml及第四M4的漏极相连 即输出节点V0A，第二电阻R2-端接差分信号的输入端B，另一端与电流调整电路中的第三 晶体管M3及第六M6的漏极相连即输出节点V0B。
[0035] 所述的电流调整电路由电阻第三电阻R3