8B所示的防止读取干扰的方法本质上相同于图7B所示的防止读取干扰的方法，其中步骤S800、步骤S801、步骤S803以及步骤S807到步骤S813是相同于第一范例实施例的图7中的读取数据传输方法的步骤S700、步骤S701、步骤S703以及步骤S707到步骤S713，在此不再重复。不同之处在于，倘若操作次数值不小于操作次数门限值时，在步骤S805中，存储器控制电路单元104 (或存储器管理电路202)是随机地选择实体抹除单元中对应目前所接收的操作指令的第一实体抹除单元以外的第二实体抹除单元，并且从此第二实体抹除单元中读取数据。
[0156][第三范例实施例]
[0157]第三范例实施例的存储器存储装置的结构与第一范例实施例的存储器存储装置是类似的，且相同于第二范例实施例，皆是以随机的方法选择实体抹除单元来执行预防读取干扰运作。不同之处在于第三范例实施例的防止读取干扰的方法是先随机地选择逻辑地址再映射至对应的实体抹除单元，并且标记所选过的逻辑地址，以使得每一次所选择来执行预防读取干扰运作的实体抹除单元不会重复。以下将使用第一范例实施例的元件标号来说明第三范例实施例的差异之处。
[0158]在本范例实施例中，存储器控制电路单元104还包括一随机选取模块电路(未示出)，特别是，存储器控制电路单元104(或存储器管理电路202)会通过此随机选取模块电路执行一随机函数的运算，以取得用以执行预防读取干扰运作的实体抹除单元。首先，如上所述，存储器控制电路单元104(或存储器管理电路202)会配置多个逻辑地址510(0)?510(D)以映射至数据区502中部分的实体抹除单元410(0)?410(F_1)。接着，存储器控制电路单元104(或存储器管理电路202)会更进一步地为每一逻辑地址记录一标记，例如，存储器控制电路单元104 (或存储器管理电路202)会初始地将每一逻辑地址510(0)?510(D)的标记记录为未选过状态。
[0159]之后，相同于第一与第二范例实施例，当存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到操作指令时会计数一操作次数值，并且当所计数的操作次数值不小于操作次数门限值时，存储器控制电路单元104(或存储器管理电路202)会随机地从逻辑地址510(0)?510(D)之中选择其标记为未选过状态的第一逻辑地址，并且根据逻辑地址-实体抹除单元映射表获取对应第一逻辑地址的第二实体抹除单元。其中随机地从逻辑地址510(0)?510(D)之中选择第一逻辑地址的方式类似于第二范例实施例，存储器控制电路单元104(或存储器管理电路202)会识别可复写式非易失性存储器模块106的数据区502中其标记被记录为未选过状态的所有逻辑地址以及对应目前所接收的操作指令的实体抹除单元所映射的逻辑地址，并且将对应目前所接收的操作指令的第一实体抹除单元所映射的逻辑地址以外且记录为未选过状态的逻辑地址带入随机函数中，通过随机选取模块电路的运算，计算并获得第一逻辑地址，再由存储器控制电路单元104(或存储器管理电路202)根据逻辑地址-实体抹除单元映射表取出由随机选取模块电路所计算出的第一逻辑地址所映射的第二实体抹除单元作为用以执行预防读取干扰运作的实体抹除单
J Li ο
[0160]此外，在本范例实施例中，当存储器控制电路单元104 (或存储器管理电路202)判断从第二实体抹除单元中所读取的数据上的错误比特的数目大于第一错误比特数目门限值且小于第二错误比特数目门限值时，会将所读取的数据上的错误比特校正后，选择闲置区的实体抹除单元之中的第三实体抹除单元并且将校正后的数据写入至第三实体抹除单元。特别是，在此之后，存储器控制电路单元104(或存储器管理电路202)会更进一步地将第一逻辑地址映射至第三实体抹除单元并且将第一逻辑地址的标记重新记录为已选过状态。据此，可复写式非易失性存储器模块106中的数据区502的实体抹除单元能平均地被选取来检查其数据上的错误比特的数目以评估其是否发生读取干扰，由此降低存储器存储装置100整体的读取干扰发生的可能性。
[0161]图9A?图9C是根据第三范例实施例的管理可复写式非易失性存储器模块的范例示意图。
[0162]请参照图9A，存储器控制电路单元104 (或存储器管理电路202)会配置多个逻辑地址510(0)?510(D)以映射至数据区502中的实体抹除单元410(0)?410(F_1)，并且为每一逻辑地址的标记记录为未选过状态。存储器控制电路单元104(或存储器管理电路202)会根据从主机系统1000所接收的操作指令(读取指令、写入指令或抹除指令)不断地更新并累计操作次数值并且识别数据区502中的逻辑地址510(0)?510(D)目前皆为未选过状态，因此，当操作次数值不小于操作次数门限值(例如，10000)时，存储器控制电路单元104(或存储器管理电路202)会从数据区502中的实体抹除单元之中，将对应目前所接收的操作指令的第一实体抹除单元410(0)所映射的逻辑地址510(0)以外且记录为未选过状态的逻辑地址带入随机函数中，通过随机选取模块电路的运算，计算并获得第一逻辑地址510(2)，再由存储器控制电路单元104(或存储器管理电路202)根据逻辑地址-实体抹除单元映射表取出由随机选取模块电路所计算出的第一逻辑地址510(2)所映射的第二实体抹除单元410 (2)，并且从第二实体抹除单元410 (2)中读取数据901。
[0163]举例而言，在如图9A所示的状态下，存储器控制电路单元104(或存储器管理电路202)会从第二实体抹除单元410 (2)读取数据901并且识别从第二实体抹除单元410 (2)所读取的数据901的错误比特。倘若发生在所读取的数据901上的错误比特的数目大于第一错误比特数目门限值且小于第二错误比特数目门限值时，在存储器控制电路单元104 (或存储器管理电路202)将所读取的数据901上的错误比特校正后，存储器控制电路单元104(或存储器管理电路202)会选择闲置区504中的实体抹除单元之中的第三实体抹除单元410(F)并且将校正后的数据901’写入至第三实体抹除单元410(F)。此后，存储器控制电路单元104(或存储器管理电路202)会更进一步地将第一逻辑地址510(2)映射至第三实体抹除单元410(F)(如图9B所示)并且将第一逻辑地址的标记重新记录为已选过状态(如图9B所示的第一逻辑地址510’(2))。此外，请参照图9C，存储器控制电路单元104 (或存储器管理电路202)会将存有有效数据的第三实体抹除单元410(F)关联至数据区502，并且在第二实体抹除单元410 (2)中的数据901被抹除后，将第二实体抹除单元410(2)关联至闲置区504。
[0164]也就是说，倘若在图9C所示的状态下主机系统1000欲读取实体抹除单元410(1)中的数据且此时操作次数值不小于操作次数门限值，存储器控制电路单元104 (或存储器管理电路202)会识别数据区502中其标记被记录为未选过状态的所有逻辑地址(即，逻辑地址510(0)、逻辑地址510(1)以及逻辑地址510(3)?510(D))以及对应目前操作指令的实体抹除单元410(1)所映射的逻辑地址510(1)，并且将对应目前操作指令的第一实体抹除单元所映射的逻辑地址510(1)以外且记录为未选过状态的逻辑地址(即，逻辑地址510(0)以及逻辑地址510(3)?510(D))带入随机函数中，通过随机选取模块电路的运算，计算并获得第二逻辑地址，再由存储器控制电路单元104(或存储器管理电路202)根据逻辑地址-实体抹除单元映射表取出由随机选取模块电路所计算出的第二逻辑地址所映射的第四实体抹除单元作为用以执行预防读取干扰运作的实体抹除单元。
[0165]图10A与图10B是根据第三范例实施例的防止读取干扰的方法的流程图。
[0166]请参照图10A，在步骤S1001中，存储器控制电路单元104(或存储器管理电路202)会配置多个逻辑地址以映射至数据区中的实体抹除单元，并且将每一逻辑地址的标记记录为未选过状态。
[0167]在步骤S1003中，存储器控制电路单元104 (或存储器管理电路202)会当接收到来自主机系统的操作指令(例如，读取指令或写入指令)时，计数操作次数值。
[0168]在步骤S1005中，存储器控制电路单元104(或存储器管理电路202)会判断所计数的操作次数值是否不小于操作次数门限值。倘若操作次数值不小于操作次数门限值时，在步骤S1007中，存储器控制电路单元104 (或存储器管理电路202)会随机地从逻辑地址之中选择第一逻辑地址，根据逻辑地址-实体抹除单元映射表获取映射第一逻辑地址的第二实体抹除单元，并且从第二实体抹除单元中读取数据。反之，倘若操作次数值小于操作次数门限值时，则存储器控制电路单元104(或存储器管理电路202)会执行步骤S1003，以在接收到来自主机系统的操作指令时则计数操作次数值。
[0169]接着，在步骤S1009中，存储器控制电路单元104(或存储器管理电路202)会判断从第二实体抹除单元中所读取的数据上的错误比特的数目是否大于第一错误比特数目门限值且小于第二错误比特数目门限值。
[0170]倘若所读取的数据上的错误比特的数目大于第一错误比特数目门限值且小于第二错误比特数目门限值，在步骤S1011中，存储器控制电路单元104(或存储器管理电路202)会将所读取的数据上的错误比特校正后，选择实体抹除单元之中的第三实体抹除单元并且将校正后的数据写入至第三实体抹除单元。反之，倘若所读取的数据上的错误比特的数目小于第一错误比特数目门限值，则回到步骤S1007，存储器控制电路单元104 (或存储器管理电路202)会继续地使用随机的方式选择另一个逻辑地址所映射的实体抹除单元以进行预防读取干扰运作。此外，倘若所读取的数据上的错误比特的数目大于第二错误比特数目门限值，则在步骤S1000中，存储器控制电路单元104 (或存储器管理电路202)会回报错误校正失败并且将指示数据已遗失的信息传给主机。
[0171]在步骤S1013中，存储器控制电路单元104(或存储器管理电路202)会将第一逻辑地址映射至第三实体抹除单元并且将第一逻辑地址的标记重新记录为已选过状态。
[0172]之后，在步骤S1015中，存储器控制电路单元104 (或存储器管理电路202)会将操作次数值归零，并且之后存储器控制电路单元104(或存储器管理电路202)会执行步骤S1003,以在接收到来自主机系统的操作指令时则计数操作次数值。
[0173]此外，相同于第一范例实施例，本发明的第三范例实施例也可以在步骤S1009中，当判断所读取的数据上的错误比特的数目小于第一错误比特数目门限值时，将操作次数值归零(如图10B的步骤S1017所示)。由此可减少在图10A的步骤S1009中，倘若当所读取的数据上的错误比特的数目一直未大于第一错误比特数目门限值时，不断地回到步骤S1007中选择下一个实体抹除单元以进行预防读取干扰运作的执行次数，以提升存储器存储装置100的执行性能。
[0174]综上所述，本发明范例实施例的防止读取干扰的方法、存储器控制电路单元与存储器存储装置会当接收来自主机系统所传送的操作指令的操作计数值每累积至一门限值时，选择一不对应目前所接收的操作指令的实体抹除单元来执行预防读取干扰运作。据此，存储器存储装置的整体存取状况可被监控与管理并且可复写式非易失性存储器模块中的实体抹除单元能平均地被选取以检查其是否发生读取干扰，由此可确保在存储器存储装置中所存储的数据的正确性并有效地降低读取干扰发生的可能性。
[0175]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种防止读取干扰的方法，用于可复写式非