具有存储器系统体系结构的数据系统和数据读取方法
【技术领域】
[0001]本公开涉及存储器系统体系结构，并且，更具体地说，涉及具有错误纠正的存储器系统体系结构。
【背景技术】
[0002]存储器控制器可配置为执行错误纠正。例如，存储器控制器可从存储器模块中读取72位数据，其中64位是数据，8位是奇偶校验位。存储器控制器可执行其它错误纠正技术。利用这些技术，可识别和/或纠正从存储器模块读取的数据中的一些错误。另外，存储器控制器可使得能够提供关于错误的信息。一种包括存储器控制器的系统可基于错误信息作出操作决策，诸如退出存储页面、使系统停止等。这种存储器控制器可与处理器集成在一起。例如，Intel Xeon处理器可包括配置为执行错误纠正的集成的存储器控制器。
[0003]然而，如果在接收数据之前由存储器控制器执行错误纠正，则在存储器控制器中可能不能获得关于纠正的错误信息，因此，系统不能获得用于系统管理决策的关于纠正的错误信息。
【发明内容】
[0004]—个实施例包括一种数据系统，包括:存储器，其配置为存储数据，纠正从存储的数据中读取的数据中的错误，并且响应于纠正从存储的数据中读取的数据中的错误而产生错误信息；以及处理器，其通过第一通信路径和第二通信路径连接至存储器，并且配置为:通过第一通信路径从存储器接收数据；并且通过第二通信路径从存储器接收错误信息。
[0005]另一实施例包括一种存储器模块，包括:至少一个存储器装置，其配置为存储数据；第一接口 ；以及第二接口。第一接口配置为发送和接收数据；并且第二接口配置为发送响应于纠正从所述至少一个存储器装置读取的数据中的错误所产生的错误信息。
[0006]另一实施例包括一种读取数据的方法，包括步骤:在存储器模块读取包括错误的数据；基于包括错误的数据产生错误信息；在存储器模块接收读取错误信息的命令；以及响应于该命令从存储器模块发送错误信息。
[0007]另一实施例包括一种数据系统，包括:存储器；处理器，其通过主存储器通道连接至存储器；以及通信链路，其与主存储器通道分离并且连接至存储器和处理器。存储器和处理器配置为通过主存储器通道和通信链路彼此通信。
[0008]另一实施例包括一种数据系统，包括:不具有错误纠正的存储器；错误纠正电路，其连接至存储器，配置为纠正从存储器读取的数据中的错误，并且配置为响应于错误而产生错误信息；处理器，其通过第一通信路径和第二通信路径连接至错误纠正电路。处理器配置为通过第一通信路径从错误纠正电路接收已纠正的数据；并且处理器配置为通过第二通信路径从错误纠正电路接收错误信息。
【附图说明】
[0009]图1是根据实施例的具有存储器系统体系结构的数据系统的示意图。
[0010]图2是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构包括控制器。
[0011]图3是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构包括主板管理控制器。
[0012]图4是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构不具有基于处理器的错误纠正。
[0013]图5是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有中毒数据选通信号。
[0014]图6是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有分离的不可纠正的错误信号。
[0015]图7是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有软件模块。
[0016]图8是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有错误检测和纠正模块。
[0017]图9是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有聚合模块。
[0018]图10是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有从存储器控制体系结构模块聚合信息的错误纠正模块。
[0019]图11是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有共享接口的多个模块。
[0020]图12是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有共享接口的可纠正的错误模块和串行存在检测/记录时钟驱动器模块。
[0021]图13是根据实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有DRAM内错误纠正。
[0022]图14A至图14D是根据一些实施例的具有以下存储器系统体系结构的数据系统的示意图，所述存储器系统体系结构具有模块内错误纠正。
[0023]图15是根据实施例的存储器模块的示意图。
[0024]图16是根据实施例的具有SPD或RCD接口的存储器模块的示意图。
[0025]图17是根据实施例的具有分离的不可纠正的错误接口的存储器模块的示意图。
[0026]图18是根据实施例的传达错误信息的技术的流程图。
[0027]图19是根据另一实施例的传达错误信息的技术的流程图。
[0028]图20是根据另一实施例的传达错误信息的技术的流程图。
[0029]图21是根据实施例的具有存储器系统体系结构的数据系统的示意图。
[0030]图22是根据实施例的服务器的示意图。
[0031]图23是根据实施例的服务器系统的示意图。
[0032]图24是根据实施例的数据中心的示意图。
【具体实施方式】
[0033]实施例涉及存储器系统体系结构。提供以下描述以使得本领域普通技术人员之一能够实现和使用实施例，并且在专利申请的语境及其要求中提供以下描述。本文描述的实施例的各种修改形式和一般原理和特征将是清楚的。主要在特定实施方式中提供的特定方法和系统方面来描述实施例。
[0034]然而，所述方法和系统将在其它实施方式中有效地操作。诸如“实施例”、“一个实施例”和“另一实施例”的词语可指示相同或不同的实施例以及多个实施例。将参照具有特定组件的系统和/或装置来描述实施例。然而，系统和/或装置可包括比所示出的组件更多或更少的组件，并且在不脱离本公开的范围的情况下可实现组件的布置方式和类型的变化。同样，将在具有特定步骤的特定方法的语境中描述实施例。然而，方法和系统根据具有不同步骤和/或额外步骤以及具有与实施例不一致的不同次序的步骤的其它方法进行操作。因此，实施例不旨在限于示出的特定实施例，而是与具有本文所述的原理和特征的最宽范围一致。
[0035]在具有特定组件的特定存储器系统体系结构的语境中描述各实施例。本领域普通技术人员之一将容易理解这些实施例与具有其它和/或额外组件和/或其它特征的存储器系统体系结构的用法一致。然而，本领域普通技术人员之一将容易理解，所述方法和系统与其它结构一致。也可在单个元件的语境中描述所述方法和系统。然而，本领域普通技术人员之一将容易理解，所述方法和系统与具有多个元件的存储器系统体系结构的用法一致。
[0036]本领域技术人员应该理解，通常，本文中(尤其是权利要求(例如，权利要求的主体)中)使用的术语通常旨在是“开放式”术语(例如，术语“包括”应该被解释为“包括(但不限于)”、术语“具有”应该被解释为“至少具有”、术语“包含”应该被解释为“包含(但不限于)”等)。本领域技术人员还应该理解，如果引入的权利要求叙述的特定数字具有意图，则这种意图将在权利要求中明确详述，如果没有这种叙述，则不存在这种意图。例如，为了帮助理解，权利要求可包含引导词“至少一个”和“一个或多个”的使用，以引入权利要求叙述。然而，这种词的使用不应被理解为意指通过不定冠词“一个”、“一”引入的权利要求叙述将包含这种引入的权利要求叙述的任何特定权利要求限于仅包含一个这种叙述的示例，即使当相同的权利要求包括引导词“一个或多个”或“至少一个”以及诸如“一个”或“一”(例如，“一个”和/或“一”应该被解释为意指“至少一个”或“一个或多个”)的不定冠词时也是如此；对于用于引入的权利要求叙述的定冠词的用法，也是这样。此外，在那些使用了类似于“A、B或C中的至少一个等”的习惯性用法的情况下，通常，这种习惯性用法旨在符合本领域技术人员应该理解的所述习惯性用法的含义(例如，“具有A、B或C中的至少一个的系统”将包括(但不限于)只有A、只有B、只有C、具有A和B、具有A和C、具有B和C和/或具有A、B和C等的系统等)。实际上，本领域技术人员还应该理解，具有两种或更多种可替代术语的任何含多意词语和/或短语，无论其出现在说明书中、权利要求中或附图中，其都应该被理解为考虑到包括这些术语中的一者、这些术语中的任一者或者以上两者的可能性。例如，短语“A或B”应该被理解为包括“A”或“B”或“A和B”的可能性。
[0037]图1是根据实施例的具有存储器系统体系结构的数据系统的示意图。数据系统100包括连接至处理器104的存储器102。存储器102配置为存储数据。当从存储器102中读取数据时，存储器102配置为纠正数据中的错误(如果存在)。例如，存储器102可配置为纠正单比特错误。存储器102还可配置为检测双比特错误。虽然使用了特定数量的纠正的错误作为示例，但是存储器120可配置为纠正任何数量的错误或检测任何数量的错误。而且，虽然一种或多种错误纠正技术可导致单比特错误纠正和/或双比特错误检测，但是存储器102可配置为执行可纠正至少一个错误的任何错误纠正技术。
[0038]存储器102可包括配置为存储数据的任何装置。在特定示例中，存储器102可为动态随机存取存储器(DRAM)模块。存储器102可包括根据诸如001?、001?2、001?3、001?4等的各种标准的双数据率同步动态随机存取存储器(DDR SDRAM)。在其它实施例中，存储器102可包括静态随机存取存储器(SRAM)、非易失性存储器等。
[0039]存储器102配置为响应于纠正从存储的数据读取的数据中的错误和/或尝试纠正该错误而产生错误信息。例如，错误信息可包括关于已纠正的错误、未纠正的错误、没有错误、这种错误的数量等的信息。错误信息可包括实际错误、错误的地址、错误发生的次数或特定于存储器102的其它信息。在特定示例中，错误信息可包括关于单比特错误的信息，其指示存储器102已纠正单比特错误。虽然已经描述了错误信息的特定示例，但是错误信息可包括与错误相关的任何信息。
[0040]处理器104可为配置为操作性地连接至存储器102并且能够执行指令的任何装置。例如，处理器104可为通用处理器、数字信号处理器(DSP)、图形处理单元(GPU)、专用集成电路、可编程逻辑装置等。
[0041]处理器104通过第一通信路径106和第二通信路径108连接至存储器102。处理器104配置为通过第一通信路径106从存储器102接收数据。例如，第一通信路径106可为具有信号线的系统存储器接口，所述信号线用于数据信号、选通信号、时钟信号、使能信号等。也就是说，通信路径106可为主存储器通道(处理器104与作为主系统存储器的存储器102之间的接口)的一部分。
[0042]处理器104还通过不同通信路径(第二通信路径108)连接至存储器102。处理器104配置为通过第二通信路径108从存储器102接收错误信息。因此，在一个实施例中，处理器104配置为通过除第一通信路径106以外的通信路径接收错误信息(并且具体地说，已纠正的错误信息)。已