实时时钟校准方法和系统的制作方法
【技术领域】
[0001] 本发明涉及计算机应用领域，特别是涉及一种实时时钟校准方法和系统。
【背景技术】
[0002] 工业计算机的RTC(RealTimeClock，实时时钟）供电采用CR2032锂锰电池，受到 容量限制和不同环境下自放电的影响，这类RTC电池使用寿命较短。自放电率又称荷电保 持能力，是指电池在开路状态下，电池所储存的电量在一定条件下的保持能力，主要受电池 制造工艺、材料、储存条件等因素影响。
[0003] 常温环境主板正常使用条件下RTC电池能维持3至5年，主板仅存储而不接通电 源条件下RTC电池只能维持2至3年，如果在低温及高湿等恶劣环境下，RTC电池的寿命将 会更短。RTC电池耗尽则将导致系统的时间、日期丢失，CMOS配置内容丢失并恢复为初始设 置，从而需要人工修改系统时间、日期和恢复CMOS设置等，操作效率低。
【发明内容】
[0004] 基于此，有必要针对传统的RTC电池耗尽使得系统时间、日期和配置内容丢失需 人工修改导致操作效率低的问题，提供一种能提高操作效率的实时时钟校准方法和系统。
[0005] -种实时时钟校准方法，包括以下步骤：
[0006]启动基本输入输出系统，进行初始化；
[0007] 检测实时时钟电池是否掉电，若是，则将日历芯片的时间和日期覆盖实时时钟的 时间和日期，将日历芯片中的备份数据覆盖到PCH中，若否，获取预设的时间同步方式；
[0008] 若所述时间同步方式为以所述日历芯片的时间和日期为基准，则将所述日历芯片 的时间和日期覆盖所述实时时钟的时间和日期；若所述时间同步方式以所述实时时钟的时 间和日期为基准，则将所述实时时钟的时间和日期覆盖所述日历芯片的时间和日期；
[0009] 判断所述日历芯片中的备份数据与PCH中的配置数据是否一致，若是，则结束，若 否，则获取数据同步方式，若所述数据同步方式为以PCH中配置数据为基准，则将PCH中配 置数据重新备份至日历芯片中，若所述数据同步方式为以日历芯片中备份数据为基准，则 将日历芯片中的备份数据还原至PCH中。
[0010] 在其中一个实施例中，所述方法还包括：
[0011] 检测是否进入设置界面，若是，则接收在所述设置界面上对配置信息的修改，以及 接收保存修改后的配置信息的指令时，将修改后的配置信息更新到日历芯片的备份数据 中。
[0012] 在其中一个实施例中，所述方法还包括：
[0013] 记录异常事件。
[0014] 在其中一个实施例中，在所述启动基本输入输出系统，进行初始化之后，所述方法 还包括：
[0015] 将日历芯片与PCH采用通用输入输出模拟并行总线通信。
[0016] 在其中一个实施例中，在所述启动基本输入输出系统，进行初始化之后，所述方法 还包括：
[0017] 将所述日历芯片通过控制器转换为I2C、COM或LPC总线通信方式与PCH进行通 ?目。
[0018] -种实时时钟校准系统，包括：
[0019] 初始化模块，用于启动基本输入输出系统，进行初始化；
[0020] 检测模块，用于检测实时时钟电池是否掉电；
[0021] 拷贝模块，用于当检测实时时钟电池电路掉电时，将日历芯片的时间和日期覆盖 实时时钟的时间和日期，将日历芯片中的备份数据覆盖到PCH中，当检测实时时钟电池电 路未掉电时，若所述时间同步方式为以所述日历芯片的时间和日期为基准，则将所述日历 芯片的时间和日期覆盖所述实时时钟的时间和日期，以及若所述时间同步方式以所述实时 时钟的时间和日期为基准，则将所述实时时钟的时间和日期覆盖所述日历芯片的时间和日 期；
[0022] 判断模块，用于判断所述日历芯片中的备份数据与PCH中的配置数据是否一致；
[0023] 获取模块，用于当检测实时时钟电池电路未掉电时，获取预设的时间同步方式，以 及在判断出所述日历芯片中的备份数据与PCH中的配置数据不一致时，获取数据同步方 式；
[0024] 更新模块，用于当判断出所述日历芯片中的备份数据与PCH中的配置数据不一致 时，若所述数据同步方式为以PCH中配置数据为基准，则将PCH中配置数据重新备份至日历 芯片中，以及若所述数据同步方式为以日历芯片中备份数据为基准，则将日历芯片中的备 份数据还原至PCH中。
[0025] 在其中一个实施例中，所述系统还包括：
[0026] 监测模块，用于检测是否进入设置界面；
[0027] 接收模块，用于接收在所述设置界面上对配置信息的修改，以及接收保存修改后 的配置信息的指令；
[0028] 备份模块，用于将修改后的配置信息更新到日历芯片的备份数据中。
[0029] 在其中一个实施例中，所述系统还包括：
[0030] 记录模块，用于记录异常事件。
[0031] 在其中一个实施例中，所述初始化模块还用于在启动基本输入输出系统，进行初 始化之后，将日历芯片与PCH采用通用输入输出模拟并行总线通信。
[0032] 在其中一个实施例中，所述初始化模块还用于在启动基本输入输出系统，进行初 始化之后，将日历芯片通过控制器转换为I2C、COM或LPC总线通信方式与PCH进行通信。
[0033] 上述实时时钟校准方法和系统，检测到实时时钟电池掉电时，将日历芯片的时间 和日期覆盖到实时时钟的时间和日期，作为最新时间，将日历芯片中的备份数据覆盖到PCH 中，提供了准确的时间和日期，以及配置数据不丢失，且不需人工手动修改时间、日期及配 置数据，操作效率高。
【附图说明】
[0034] 图1为一个实施例中实时时钟校准方法的应用架构图；
[0035] 图2a为日历芯片DS12C887与PCH采用GPI0模拟并行总线通信示意图；
[0036] 图2b为读数据时序图；
[0037] 图2c为写数据时序图；
[0038] 图3为日历芯片通过控制器转换为其他总线通信的示意图；
[0039] 图4为一个实施例中实时时钟校准方法的流程图；
[0040] 图5为另一个实施例中实时时钟校准方法较为详细的流程图；
[0041] 图6为一个实施例中实时时钟校准系统的结构框图；
[0042] 图7为另一个实施例中实时时钟校准系统的结构框图。
【具体实施方式】
[0043] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0044] 图1为一个实施例中实时时钟校准方法的应用架构图。如图1所示，该应用架构 包括日历芯片和PCH(PlatformControllerHub)。该应用架构基于X86平台。
[0045]其中，日历芯片可包括但不限于DS12885、DS12887、DS12887A、DS12C887、 DS12C887A、MC146818 等，DS12885、DS12887、DS12887A、DS12C887、DS12C887A属于 Dallas(达拉斯半导体公司）生产的日历芯片，MC146818属于Motorola(摩托罗拉公司） 生产的日历芯片。本实施例中，日历芯片以DS12C887为例进行描述。DS12C887自身内置可 充电锂电池，能在外部断电情况下保持数据达10年。DS12C887集成时间、年、月、日、星期信 息及113Byte(字节）用户数据RAM(RandomAccessMemory,随机存取存储器）区。
[0046]PCH是Intel或AMD的一系列芯片组。
[0047] 日历芯片与PCH通信方式有两种。一种是采用GPI0(GeneralPurposeInput Output，通用输入输出）模拟并行总线通信。
[0048] 图2a为日历芯片DS12C887与PCH采用GPI0模拟并行总线通信示意图；图2b为 读数据时序图；图2c为写数据时序图。如图2a、2b和2c所示，日历芯片DS12C887与PCH 采用GPI0模拟并行总线通信，其中，AS引脚为地址选通输入脚，在进行读写操作时，AS的上 升沿将AD0~AD7上出现的地址信息锁存到DS12C887上，而下一个下降沿清除AD0~AD7 上的地址信息，不论是否有效，DS12C887都将执行该操作。AD0~AD7为复用地址数据总 线，该总线采用时分复用技术，在总线周期的前半部分，出现在AD0~AD7上的是地址信息， 用以选通DS12C887内的RAM，总线周期的后半部分出现在AD0~AD7上的是数据信息；Μ0Τ 引脚为模式选择脚，DS12C887有两种工作模式，即Motorola模式和Intel模式，当MOT接 VCC时，选用的工作模式为Motorola模式，当Μ0Τ接GND时，选用的是Intel模式。DS引脚 为数据选择脚，当Μ0Τ接VCC时，选用Motorola工作模式，在这种工作模式中，每个总线周 期的后一部分的DS为高电平，被称为数据选通，在读操作中，DS的上升沿使DS12C887将内 部数据送往总线AD0~AD7,以供外部读取，在写操作中，DS的下降沿将总线AD0~AD7上 的数据锁存在DS12C887中，当Μ0Τ接GND时，选用Intel工作模式，在该模式中，DS引脚是 读允许输入脚，即ReadEnable。^为片选输入，低电平有效。为中断请求输入引脚， 低电平有效，该引脚有效对DS12C887内的时钟、日历和RAM中的内容没有任何影响