可编程逻辑器件电路图绘制方法及装置的制造方法
【技术领域】
[0001 ] 本发明涉及可编程逻辑器件(programmable logic device，PLD)设计领域，具体涉及一种可编程逻辑器件电路图绘制方法及装置。
【背景技术】
[0002]可编程逻辑器件作为专用集成电路(Applicat1n Specific IntegratedCircuit;以下简称:ASIC)领域中的一种半定制电路，采用PLD的关键优点是在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止。一旦设计完成，客户可立即投入生产，只需要利用最终软件设计文件简单地编程所需要数量的PLD就可以了。
[0003]EDA(Electronic Design Automat1n，电路设计软件)技术是以计算机为工具，设计者在EDA软件平台上用硬件描述语言或原理图完成设计输入，然后由EDA软件自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配、编译、逻辑映射和编程下载等工作。通过EDA软件进行设计极大地提高了电路设计的效率和可靠性以及可操作性，减轻了设计者的劳动强度，降低了电路设计的难度。
[0004]EDA软件功能丰富，设计复杂，为了给电路设计者提供一个直观的设计结果，需要在EDA软件中显示电路原理图，但是芯片内部资源丰富，结构复杂，尤其是内部电路网表(Netlist)连接关系繁杂，在绘制时需要大量的数据和复杂的算法来支持，因此复制过程复杂，需占用大量内存，效率低。
【发明内容】
[0005]本发明要解决的主要技术问题是，提供一种可编程逻辑器件电路图绘制方法及装置，解决现有可编程逻辑器件电路图复制过程复杂，效率低的问题。
[0006]为解决上述技术问题，本发明提供一种可编程逻辑器件电路图绘制方法，包括:
[0007]构建可编程逻辑器件电路网表的线网模型库，所述线网模型库包含的线网模型各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系;
[0008]构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息;
[0009]绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；
[0010]根据调用的目标线网模型和调用的目标走形模型绘制得到所述可编程逻辑器件的电路图。
[0011]在本发明的一种实施例中，构建可编程逻辑器件的线网模型库包括:
[0012]获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；
[0013]按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。
[0014]在本发明的一种实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接。
[0015]在本发明的一种实施例中，构建所述可编程逻辑器件的走线模型库包括:
[0016]分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；
[0017]以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得到所述起点接口到各终点接口的具体走线信息。
[0018]在本发明的一种实施例中，当分析得到多个线网模型的走线模型相同时，将所述多个线网模型的走线模型归并为一个走线模型。
[0019]在本发明的一种实施例中，当从所述线网模型库中调用的目标线网模型有至少两个时，对其中的至少两个目标线网模型进行并行绘制。
[0020]在本发明的一种实施例中，对所述至少两个目标线网模型并行绘制包括:
[0021]并行构建由所述至少两个目标线网模型中的各资源组成的至少两个线网；
[0022]并行的根据所述至少两个目标线网模型各自对应的目标走线模型中的具体走线信息对各线网中的各资源的具体走线进行绘制。
[0023]为了解决上述问题，本发明还提供了一种可编程逻辑器件电路图绘制装置，包括:
[0024]线网模型构建模块，用于构建可编程逻辑器件电路网表的线网模型库，所述线网模型库的线网模型包含各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；
[0025]走线模型构建模块，用于构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；
[0026]调用模块，用于绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；
[0027]绘制执行模块，用于根据调用的目标线网模型和调用的目标走形模型绘制得到所述可编程逻辑器件的电路图。
[0028]在本发明的一种实施例中，所述线网模型构建模块包括:
[0029]信息获取子模块，用于获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系;
[0030]归类子模块，用于按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。
[0031]在本发明的一种实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接;所述走线模型构建模块包括:
[0032]分析子模块，用于分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；
[0033]归纳子模块，以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得到所述起点接口到各终点接口的具体走线信息。
[0034]在本发明的一种实施例中，所述绘制执行模块包括控制子模块和至少两个绘制执行子模块，
[0035]所述控制子模块用于在所述调用模块从所述线网模型库中调用的目标线网模型有至少两个时，控制至少两个绘制执行子模块对其中的至少两个目标线网模型进行并行绘制。
[0036]本发明的有益效果是:
[0037]本发明提供的可编程逻辑器件电路图绘制方法及装置，绘制如FPGA等可编程逻辑器件的电路图时，利用这类器件内部资源的重复性和规律性，先构建可编程逻辑器件的线网模型库，线网模型库中每一线网模型包含可编程逻辑器件中的多个资源以及各资源之间的连接关系;再构建走线模型库，走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息;然后在绘制可编程逻辑器件的电路图时，直接从线网模型库中调用当前待绘制电路图涉及的目标线网模型并从走线模型库中调用的目标走线模型进行绘制即可得到可编程逻辑器件的电路图，绘制过程比现有绘制过程简单，内存需求比现有更少，且绘制效率和性能得到较大提升。
[0038]另外，本发明在绘制可编程逻辑器件的电路图时，从线网模型库中调用当的目标线网模型有多个时(此处的多个包括多个不同的目标线网模型和对同一个目标线网模型进行多次调用)，还可进一步采用并行的方式同时根据多个目标线网模型进行绘制，因此可进一步提升绘制效率。
【附图说明】
[0039]图1为本发明实施例一提供的可编程逻辑器件电路图绘制方法流程示意图；