的第一个实施例的一个或多个实施方式的当数据通信设备中IC I被控制时鉴于IC I的输入信号的图示。
[0028]图3示出了根据本发明的第一个实施例的一个或多个实施方式的当数据通信设备中IC I被控制时鉴于IC 2的输入信号的图示。
[0029]图4是示出了根据本发明的第二和第三个实施例的一个或多个实施方式的数据通信设备的配置的图示。
[0030]图5是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中IC 4被控制时鉴于IC 4的输入信号的图示。
[0031]图6是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中IC 3被控制时鉴于IC 3的输入信号的图示。
[0032]图7是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中IC 4被控制时鉴于IC 8的输入信号的图示。
[0033]图8是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中IC 3被控制时鉴于IC 6-8的输入信号的图示。
[0034]图9是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中存在虚拟ID时鉴于IC 3的输入信号的图示。
[0035]图10是示出了根据本发明的第二个实施例的一个或多个实施方式的当数据通信设备中存在虚拟ID时鉴于IC 8的输入信号的图示。
[0036]图11是示出了根据本发明的第三个实施例的一个或多个实施方式的当数据通信设备中存在空比特时鉴于IC 8的输入信号的图示。
【具体实施方式】
[0037]现在将参考附图详细描述本技术的【具体实施方式】。在本发明的实施方式中，阐述了很多具体细节以提供对本发明的更全面理解。然而，本领域普通技术人员很容易理解，本技术可以在没有这些具体细节的情况下得到实现。在其他的实例中，没有描述一些众所周知的特征以避免不必要地使本说明书复杂化。
[0038]第一个实施例
[0039]首先，将结合图1描述根据本发明的第一个实施例的一个或多个实施方式的数据通信设备100的配置。
[0040]如图1所示，根据本发明的第一个实施例的一个或多个实施方式的数据通信设备100可以包括CPU 10、IC I和IC 2。在数据通信设备100中，CPUlO连接到IC I和IC 2OCPU 10基于二线串行总线接口协议(下文，“二线”类型通信)与IC I和IC2进行通信。此外，CPU 10是“主单元”的例子。IC I和IC 2分别是“第一从单元”和“第二从单元”(或者，在某些实施方式中，IC I和IC 2可以分别是第二从单元和第一从单元)。
[0041]接收广播波的接收器101可以包括数据通信设备100XPU10是控制整个接收器101的控制器。IC I和IC 2是包括调谐器功能的1C。
[0042]CPU 10可以包括终端Tl和终端T2与IC I和IC 2进行通信。CPU 10的终端Tl输出数据信号和时钟信号中的一个。CPU 10的终端T2输出数据信号和时钟信号中不从终端Tl输出的另一个。此外，终端Tl和终端T2分别是“第一主终端”和“第二主终端”的例子。
[0043]IC I可以包括数据终端dat I和时钟终端elk 10IC 2可以包括数据终端dat 2和时钟终端elk 2。数据终端dat I和dat 2是向其输入数据信号的终端。时钟终端elk I和elk2是向其输入时钟信号的终端。
[0044]IC I和IC 2具有相同的从地址(ID)。例如，IC I和IC 2都包括“OxCO”作为从地址。此外，“OxCO”的“Ox”表明在“Ox”后面的字母数字字符用十六进制数字来表示。也即，“OxCO”被表示为诸如“11000000”的八比特字节格式。
[0045]表示为八比特字节格式的从地址的第八个比特被定义为指定二线类型通信中写/读(WRITE/READ)模式的比特。更具体地，高水平(=I)的从地址第八比特定义读模式。低水平( = 0)的从地址第八比特定义写模式。因此，在IC I和IC 2的情况下，当“0xCl( =11000001)”被指定为从地址，则IC I和IC 2进入读模式，当“0xC0( = 11000000)”被指定为从地址，则IC I和IC 2进入写模式。由此，IC I和IC 2包括用于读和写的两个IC地址，但是为了帮助理解，图1仅示出了用于写的IC地址。IC I和IC 2可以包括仅仅用于读或者用于写的从地址。
[0046]在第一个实施例的一个或多个实施方式中，CPU 10的终端Tl经由线BI连接到IC I的数据终端dat I和IC 2的时钟终端elk 2,CPU 10的终端T2经由线B2连接到IC I的时钟终端elk I和IC 2的数据终端dat 2。
[0047]在第一个实施例的一个或多个实施方式中，当CPU 10控制IC I时，CPU 10从终端Tl输出数据信号并从终端T2输出时钟信号。当CPU 10控制IC 2时，CPU 10从终端Tl输出时钟信号并从终端T2输出数据信号。
[0048]因此，在数据通信设备100中，当CPU10控制IC I时，数据信号和时钟信号被分别输入到IC I的数据终端dat I和时钟终端elk I，并且另一方面，时钟信号和数据信号被分别输入到IC 2的数据终端dat 2和时钟终端elk 2。由此，当CPU 10基于对从终端Tl (其包括对应于IC的从地址的信号)输出的数据信号的检测控制IC I时，数据终端dat I和时钟终端elk 2可以接收数据信号，而时钟终端elk I和数据终端dat 2可以接收时钟信号。
[0049]当CPU10控制IC 2时，数据信号和时钟信号被输入到IC 2的数据终端dat 2和时钟终端elk 2，并且另一方面，时钟信号和数据信号分别被输入到IC I的数据终端dat I和时钟终端elk I。由此，当IC 2将由CPU 10控制时，数据终端dat 2和时钟终端elk I可以接收数据信号，而时钟终端elk 2和数据终端dat I可以接收时钟信号。
[0050]也即，CPU10将数据信号和时钟信号分别输出到IC I和IC 2之间将被控制的IC的数据终端和时钟终端。CPU 10将时钟信号和数据信号分别输出到不被CPU 10控制的IC的数据终端和时钟终端。
[0051 ]此外，将执行CPU 10的程序可以控制是否从CPU 10的终端Tl和T2输出数据信号或者时钟信号中的任一个。
[0052]接下来，将结合图2和图3描述CPU 10对IC I和IC 2的控制。在此，将描述CPU 10控制IC I的情况的实施例。
[0053]当ICI被控制时，CPU 10将数据信号和时钟信号分别输出到IC I的数据终端datI和时钟终端Clk I。图2示出了输入到IC I的数据终端dat I和时钟终端elk I的信号。如图2所示，包括预定频率的脉冲信号(时钟信号)被输入到时钟终端elk I。
[0054]首先，在时间点tO，CPU10生成作为开始控制IC I的开始条件(*S)的信号条件。开始条件在CPU 10开始进行通信之前被提交以获得总线使用权。开始条件还根据当串行时钟线(SCL)处于高条件时串行数据线(SDA)从高条件过渡到低条件的过程来提交。例如，CPU10通过基于二线类型通信的协议当时钟信号处于高水平时将数据信号从高水平(=I)降低到低水平(=0)来生成作为开始条件的信号条件。
[0055]接下来，在时间点tl到时间点t2的时段，CPU10将对应于IC I的从地址(OxCO)的八比特信号作为数据信号从终端Tl输出到数据终端dat I。然后，当对应于IC I本身的从地址的信号被输入到IC I时，在从时间点t2到时间点t3的时段中，IC I过渡到可控条件并向CPU 10输出一个ACK信号(图2中示出为“A”)。
[0056]然后，当CPU10检测到从IC I输出的ACK信号时，CPU 10确认正常获得了对在从时间点11到时间点12的时段中对应于从地址的信号的响应，并且随后C P U 1切换到下一操作。
[0057]在此之后，CPU10在从时间点t3到时间点t4的时段之中将一个指定IC I的注册地址作为数据信号的信号从终端Tl输出到数据终端dat I。注册地址是在IC I中数据写入(或读取)的地址。图2示出了 0x00 ( = 00000000)被指定为注册地址的情况，但是实际上可以指定预定的注册地址。
[0058]如上所述，表示为八比特的从地址的第八个比特被定义为指定二线类型通信中写/读(WRITE/READ)模式的比特。因此，图2示出了指定写(WRITE)模式的情况。
[0059]返回图2，当正常输入指定将被写入的注册地址的信号时，ICI在时间点t4到时间点t5的时段向CPU 10输出ACK信号。
[0060]接下来，CPU10检测从IC I输出的ACK信号，CPU 10确认正常获得了对时间点t3到时间点t4的时段输出的指定注册地址的信号的响应，并且随后CPU 10切换到下一操作。[0061 ]然后，CPU 10在从时间点t5到时间点t6的时段将对应于写入所指定的注册地址之中的写入数据的信号作为数据信号从终端Tl输出到数据终端dat I。该写入数据被表示为类似于从地址和注册地址那样的八比特字节格式。图2示出了 “0Χ00( = 0000000Γ被指定为写入数据的情况，但是实际上也可以写入预定的写入数据。
[0062]然后，当正常输入了对应于写入在所指定的注册地址中的写入数据的信号时，ICI在时间点t6到时间点t7的时段再次向CPU 1输出ACK信号。
[0063]在此之后，当CPU 10检测到从IC I输出的ACK信号时，CPU 10确认在IC I中的写入正常完成，并且在