一种基于pci总线技术的加解密卡的制作方法
【技术领域】
[0001]本实用新型涉及保护计算机或计算机系统的安全装置技术领域，具体涉及一种基于PCI总线技术的加解密卡。
【背景技术】
[0002]随着科技不断发展和信息的迅速传播，现有加解密卡主要采用PCI的总线连接方式。PCI的英文全称为Peripheral Component Interconnect，即外部设备互联总线，是于1993年推出的PC局部总线标准。PCI总线可以分为32位总线和64位总线2种，一般PC机使用32位总线，传输带宽最高为133MB/s(33MHZ X 32bit/8)。服务器和高级工作站带有64位PCI总线。目前在64位总线宽度下可达到突然传输速率533MB/s。PCI总线的地址总线与数据总线是分时复用的，这样做的好处是，一方面可以节省接插件的管脚数，另一方面便于实现突发数据传输。在做数据传输时，由一个PCI设备做发起者(主控，Initiator或Master)，而另一个PCI设备做目标(从设备，Target或Slave)。总线上的所有时序的产生与控制，都由Master来发起。PCI总线在同一时刻只能供一对设备完成传输，这就要求有一个仲裁机构(Arbiter)，来决定在谁有权力拿到总线的主控权。
[0003]当PCI总线进行操作时，发起者(Master)先置REQ#，当得到仲裁器(Arbiter)的许可时(GNT#)，会将FRAME#置低，并在AD总线上放置Slave地址，同时C/BE#放置命令信号，说明接下来的传输类型。所有PCI总线上设备都需对此地址译码，被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时，可以传输数据。当Master数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。
【实用新型内容】
[0004]鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的基于PCI总线技术的加解密卡，在PCI接口总线的数据通信能力的限制下，尽可能的提高加解密的处理速度。
[0005]依据本实用新型的一个方面，提供了一种基于PCI总线技术的加解密卡，包括处理单元FPGA芯片和PCI单元，其中:
[0006]所述处理单元FPGA芯片适用于配置所述加解密卡和控制数据处理，集成对程序加解密的专用加解密算法；
[0007]所述PCI单元适用于所述加解密卡与主机间数据通信。
[0008]进一步地，还包括配置程序存储单元Flash芯片，适用于配置所述加解密卡的所述处理单元FPGA芯片的通信方式和/或算法选择。
[0009]进一步地，所述PCI单元包括PCI接口模块和PCI接口控制芯片，所述PCI接口模块适用于所述加解密卡和主机间的数据传输，所述PCI接口控制芯片适用于控制所述PCI接口模块的数据通信，为所述处理单元FPGA芯片提供主机的请求数据。
[0010]进一步地，还包括随机数发生单元，所述随机数发生单元与所述处理单元FPGA芯片相连接，适用于产生真随机数。
[0011]进一步地，还包括存储单元，其与所述处理单元FPGA芯片相连接，适用于存储所述加解密卡处理前后的缓存数据。
[0012]进一步的，所述缓存数据包括原始请求数据、所述处理单元FPGA芯片处理的运行缓存数据和加解密完毕数据。
[0013]本实用新型具有以下有益效果:本实用新型提供了一种基于PCI总线技术的加解密卡，包含了加解密算法的主控芯片即处理单元FPGA芯片，该加解密卡与主机的数据交换基于PCI总线技术。本实用新型主要用于数据加解密处理，使加解密卡在常规的PCI总线技术中能更充分的利用有限的数据带宽达到更高的处理速度。该种加解密卡适合于对不支持PCI Express总线技术的旧型号设备升级。
[0014]上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的【具体实施方式】。
【附图说明】
[0015]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。显而易见地，下面描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中:
[0016]图1示出了根据本实用新型实施例一的基于PCI总线技术的加解密卡结构示意图；
[0017]图2示出了根据本实用新型实施例二的基于PCI总线技术的加解密卡结构示意图。
【具体实施方式】
[0018]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0019]需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本实用新型的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本实用新型的范围。本实用新型的保护范围当视所附权利要求所界定者为准。
[0020]为便于对本实用新型实施例的理解，下面将结合附图以具体实施例为例做进一步的解释说明，且各个附图并不构成对本实用新型实施例的限定。
[0021]实施例一、基于PCI总线技术的加解密卡。
[0022]图1为本实用新型实施例一的基于PCI总线技术的加解密卡结构示意图，如图1所示，本实用新型实施例包括处理单元FPGA芯片101和PCI单元104，其中:
[0023]所述处理单元FPGA芯片101适用于配置所述加解密卡和控制数据处理，集成对程序加解密的专用加解密算法；
[0024]所述PCI单元104适用于所述加解密卡与主机间数据通信。
[0025]本发明实施例中优选的，还包括配置程序存储单元Flash芯片，适用于配置所述加解密卡的所述处理单元FPGA芯片101的通信方式和/或算法选择。
[0026]本发明实施例中优选的，所述PCI单元104包括PCI接口模块和PCI接口控制芯片，所述PCI接口模块适用于所述加解密卡和主机间的数据传输，所述PCI接口控制芯片适用于控制所述PCI接