内嵌式触控面板的制作方法
【技术领域】
[000?]本实用新型是与触控面板(Touch panel)有关，特别是关于一种内嵌式(In-cell)触控面板。
【背景技术】
[0002]请参照图1，图1为传统具有On-Cell叠层结构的电容式触控面板的叠层结构示意图。如图1所示，传统On-Cell的电容式触控面板的叠层结构I由下至上依序是:基板10、薄膜晶体管(TFT)元件层11、液晶层12、彩色滤光层13、玻璃层14、触控感应层15、偏光片16、粘合剂17及上覆透镜18。
[0003]由图1可知:传统具有On-CelI叠层结构的电容式触控面板则是将触控感应层15设置于玻璃层14的上方，亦即设置于液晶显示模块之外。虽然传统具有On-Cell叠层结构的电容式触控面板的厚度已较单片式玻璃触控面板(One Glass Solut1n，0GS)来得薄，但在现今手机、平板电脑及笔记型电脑等可携式电子产品强调轻薄短小的趋势下，传统具有On-Cell叠层结构的电容式触控面板已达到其极限，无法满足最薄化的触控面板设计的需求。
[0004]因此，本实用新型提出一种内嵌式(In-cell)触控面板，以改善现有技术所遭遇的种种冋题。
【实用新型内容】
[0005]根据本实用新型的一较佳具体实施例为一种内嵌式触控面板。于此实施例中，内嵌式触控面板包含多个像素(Pixel)。每个像素之一叠层结构包含基板、薄膜晶体管元件层、液晶层、彩色滤光层及玻璃层。薄膜晶体管元件层设置于基板上。薄膜晶体管元件层内设置有第一导电层及共同电压电极(Common Electrode)，其中第一导电层是以网格状(Mesh type)排列。彩色滤光层设置于液晶层上方。玻璃层设置于彩色滤光层上方。
[0006]于一实施例中，内嵌式触控面板为内嵌式互电容(Mutual Capacitive)触控面板，内嵌式互电容触控面板的触控电极是由网格状排列的第一导电层所形成，触控电极包含第一方向电极及第二方向电极。
[0007]于一实施例中，触控电极中的第一方向电极与第二方向电极互相交错以增加有效触控区域的面积。
[0008]于一实施例中，触控电极的区域划分是根据第一导电层的相连或断开来决定。
[0009]于一实施例中，触控电极间的空缺区域设置有非形成触控电极的部分的第一导电层，以与共同电压电极相连。
[0010]于一实施例中，第一导电层是形成于共同电压电极之后。
[0011]于一实施例中，第一导电层是形成于共同电压电极之前。
[0012]于一实施例中，彩色滤光层包含彩色滤光片(Color Filter)及黑色矩阵光阻(Black Matrix Resist)，黑色矩阵光阻具有良好的光遮蔽性，第一导电层位于黑色矩阵光阻的下方。
[0013]于一实施例中，薄膜晶体管元件层内还设置有第二导电层，第二导电层形成于第一导电层与共同电压电极之前。
[0014]于一实施例中，第二导电层与共同电压电极相连以降低阻值。
[0015]于一实施例中，第二导电层与薄膜晶体管元件层中的闸极同时形成。
[0016]于一实施例中，薄膜晶体管元件层中的闸极与另一闸极是彼此相邻排列。
[0017]于一实施例中，第二导电层与第一导电层重叠且相连形成并联以降低阻值。
[0018]于一实施例中，第二导电层与薄膜晶体管元件层中的源极及汲极同时形成。
[0019]于一实施例中，叠层结构具有半源极驱动(Half Source Driving,HSD)架构时，叠层结构会额外多空出源极线的空间。
[0020]于一实施例中，第二导电层是利用源极线空出的空间作为触控电极的走线。
[0021]于一实施例中，第二导电层是利用源极线空出的空间与共同电压电极相连以降低阻值。
[0022]于一实施例中，触控电极的走线是采用集中布局或均匀布局的方式排列。
[0023]于一实施例中，触控电极中的第一方向电极与第二方向电极之间设置有至少一多功能电极(Mult1-funct1n Electrode)。
[0024]于一实施例中，触控电极的形状可为任意几何图形。
[0025]于一实施例中，触控电极的边缘为不规则形状。
[0026]于一实施例中，当内嵌式触控面板运作于触控模式时，共同电压电极切换为浮动电位(Floating)或施加触控相关信号。
[0027]于一实施例中，当内嵌式触控面板运作于触控模式时，源极线(Sourceline)可切换为浮动电位(Floating)或施加触控相关信号。
[0028]于一实施例中，内嵌式触控面板的触控模式与显不模式分时驱动，并且内嵌式触控面板利用显示周期的空白区间(Blanking interval)运作于触控模式。
[0029]于一实施例中，空白区间包含垂直空白区间(Vertical Blanking Interval,VBI) N水平空白区间(Horizontal Blanking Interval, HBI)及长水平空白区间(LongHorizontal Blanking Interval)中的至少一种，长水平空白区间的时间长度等于或大于水平空白区间的时间长度，长水平空白区间重新分配多个水平空白区间而得或长水平空白区间包含垂直空白区间。
[0030]于一实施例中，第一方向电极为分区配置并与第二方向电极垂直交错。
[0031 ]于一实施例中，内嵌式触控面板进一步包含驱动芯片，设置于内嵌式触控面板的有效区域(AA)之外。
[0032]于一实施例中，第一方向电极的每一分区电极的走线是各自独立连接至驱动芯片。
[0033]于一实施例中，第一方向电极的至少两分区电极的走线于有效区域之外彼此相连后再连接至驱动芯片。
[0034]于一实施例中，至少两分区电极的走线于有效区域之外是通过薄膜晶体管元件层内原有的导电层彼此相连。
[0035]于一实施例中，至少两分区电极的走线于有效区域之外彼此相连后是以一群或多群的形式连接至驱动芯片。
[0036]相较于现有技术，根据本实用新型的内嵌式触控面板具有下列优点:
[0037](I)触控感应电极及其走线的设计简单；
[0038](2)其布局方式不会影响显示装置原来的开口率；
[0039](3)降低公共电极本身的电阻电容负载(RC loading)；
[0040](4)在触控作动时，同时控制共同电压电极(Common electrode)以降低内嵌式触控面板的整体电阻电容负载。
[0041]关于本实用新型的优点与精神可以通过以下的创作详述及附图得到进一步的了解。
【附图说明】
[0042]图1为传统具有On-Cell叠层结构的电容式触控面板的叠层结构示意图。
[0043]图2A为根据本实用新型的第一具体实施例的内嵌式触控面板的叠层结构示意图。
[0044]图2B为第一具体实施例的像素设计示意图。
[0045]图3A为根据本实用新型的第二具体实施例的内嵌式触控面板的叠层结构示意图。
[0046]图3B为第二具体实施例的像素设计示意图。
[0047]图4A为根据本实用新型的第三具体实施例的内嵌式触控面板的叠层结构示意图。
[0048]图4B为第三具体实施例的像素设计示意图。
[0049]图5A为根据本实用新型的第四具体实施例的内嵌式触控面板的叠层结构示意图。
[0050]图5B为第四具体实施例的像素设计示意图。
[0051]图6为根据本实用新型的第五具体实施例的应用于半源极驱动(HSD)架构的像素设计示意图。
[0052 ]图7A及图7B为包含有多功能电极(MFL)的内嵌式互电容网格触控电极设计的示意图。
[0053]图8A及图SB为内嵌式互电容网格触控电极的边缘可设计为直线或非直线的示意图。
[0054]图9A及图9B分别图示具有多个共同电压电极区域的内嵌式互电容触控面板的示意图及其运作于触控模式与显示模式时的各信号的时序图。
[0055]图1OA及图1OB分别图示具有单一个共同电压电极区域的内嵌式互电容触控面板的示意图及其运作于触控模式与显示模式时的各信号的时序图。
[0056]图1lA为内嵌式互电容触控面板的触控模式与显示模式分时驱动的时序图。
[0057]图1lB分别图示垂直空白区间、水平空白区间及长水平空白区间的示意图。
[0058]图12A至图12C分别图示第一方向触控电极与第二方向触控电极在内嵌式互电容触控面板的有效区域外的不同走线配置的示意图。
[0059]主要元件符号说明:
[0060]I?5:叠层结构
[0061 ] 10、20、30、40、50:基板
[0062]11、21、31、41、51:薄膜晶体管(TFT)元件层
[0063]12、