感测放大器电路的制作方法

本发明涉及一种电子电路，尤其涉及一种感测放大器电路。

背景技术：

在现有技术中，NOR型快闪存储器通常利用Y解码器以及字线来选择存储器晶胞阵列当中的两个存储器晶胞，其一作为参考晶胞，另一作为存取晶胞(accessed cell)。NOR型快闪存储器的感测放大器电路通常都包括两个电流电压转换器，以在预充电期间之后，分别汲取参考晶胞以及存取晶胞所提供的电流，并且将所汲取的电流转换为电压信号。接着，感测放大器电路再依据转换所得的电压信号来判断存取晶胞的状态。但是依据此种电路架构(即两个电流电压转换器)，受限于位线的大电容负载，感测放大器电路的预充电期间通常花费较长的时间，其判断速度因此受限。

技术实现要素：

本发明提供一种感测放大器电路，其可快速判断存储器晶胞的状态。

本发明的感测放大器电路包括第一感测通道、第二感测通道以及感测放大器。第一感测通道耦接至存取位线。第一感测通道包括驱动放大器电路。在预充电期间，驱动放大器电路驱动存取位线，以在预充电期间之后产生感测电压。第二感测通道耦接至参考位线，用以提供参考电压。感测放大器耦接至第一感测通道以及第二感测通道。感测放大器用以在预充电期间之后依据感测电压以及参考电压来判断存取位线所耦接的存取晶胞(cell)的状态。

基于上述，在本发明的范例实施例中，在预充电期间，驱动放大器电路驱动存取位线，以在预充电期间之后产生感测电压。感测放大器依据感测电压以及参考电压来判断存取晶胞的状态，以提高判断速度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明一实施例的感测放大器电路的概要示意图；

图2为图1实施例的感测放大器电路感测第一状态的存取晶胞时各电气信号的概要波形图；

图3为图1实施例的感测放大器电路感测第二状态的存取晶胞时各电气信号的概要波形图。

附图标记说明：

100：感测放大器电路；

110：第一感测通道；

112：驱动放大器；

113：驱动放大器电路；

114：开关；

120：第二感测通道；

122：电流电压转换器；

130：感测放大器；

210：存取晶胞；

220：参考晶胞；

VNH：控制信号；

VCA：感测电压；

VCR：参考电压；

ICR：参考电流；

BLc：存取位线；

BLr：参考位线；

WLc：存取字线；

WLr：参考字线；

Yc、Yr：信号；

VSS：电压；

T1：预充电期间；

T2：信号发展期间。

具体实施方式

以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求书)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。

图1为本发明一实施例的感测放大器电路的概要示意图。请参考图1，本实施例的感测放大器电路100包括第一感测通道110、第二感测通道120以及感测放大器130。在本实施例中，第一感测通道110耦接至存取位线BLc。第一感测通道110包括驱动放大器电路113，用以提供感测电压VCA至感测放大器130。第二感测通道120耦接至参考位线BLr，用以提供参考电压VCR至感测放大器130。感测放大器130耦接至第一感测通道110以及第二感测通道120。感测放大器130用以依据感测电压VCA以及参考电压VCR来判断存取位线BLc所耦接的存取晶胞210的状态。其中，电压VSS是系统低电压，例如为接地电压。

在本实施例中，驱动放大器电路113包括驱动放大器112以及开关114。驱动放大器112包括第一输入端、第二输入端以及输出端。第一输入端接收参考电压VCR，以及第二输入端耦接至输出端。在本实施例中，驱动放大器112例如是单位增益放大器(unity gain amplifier)，然而本发明并不加以限制。此外，本实施例的开关114耦接至驱动放大器112的输出端，受控于控制信号VNH。在本发明的一实施例中，开关114例如可以是选自P型金氧半晶体管以及N型金氧半晶体管两者其中之一。依据开关114种类的不同，控制信号VNH用以控制开关114导通状态的电压电平亦随之调整。举例而言，以N型金氧半晶体管实施的开关114为例，高电平的控制信号VNH用以开启开关114，低电平的控制信号VNH用以关闭开关114。反之，以P型金氧半晶体管实施的开关114为例，低电平的控制信号VNH用以开启开关114，高电平的控制信号VNH用以关闭开关114。

在本实施例中，第二感测通道120包括电流电压转换器122。电流电压 转换器122耦接至感测放大器130，用以将参考位线BLr所提供的参考电流ICR转换为参考电压VCR。在本实施例中，电流电压转换器122可由所属技术领域的任一种电流电压转换器电路来加以实施，本发明并不加以限制，其内部电路结构及其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明，因此不再赘述。

在本实施例中，存取晶胞210及参考晶胞220例如是NOR型快闪存储器的存储器晶胞阵列当中的两个存储器晶胞。NOR型快闪存储器的每一个存储器晶胞与一个字线及一个位线连结。在本实施例中，存取晶胞210与存取字线WLc及存取位线BLc连结，参考晶胞220与参考字线WLr及参考位线BLr连结。NOR型快闪存储器例如是利用Y解码器(Y decoder)提供的信号Yc及Yr以及存取字线WLc、参考字线WLr来选择存储器晶胞阵列当中的两个存储器晶胞，即存取晶胞210及参考晶胞220。

在本实施例中，感测放大器130依据感测电压VCA以及参考电压VCR来判断存取晶胞210的状态是第一状态或第二状态。在本实施例中，第一状态例如是“0”状态，对应存取晶胞210的写入状态(programed state)，第二状态例如是“1”状态，对应存取晶胞210的抹除状态(erased state)，惟本发明并不加以限制。在一实施例中，“0”状态也可以设定为对应存取晶胞210的抹除状态，“1”状态也可以设定为对应存取晶胞210的写入状态。

下面说明感测放大器130如何依据感测电压VCA以及参考电压VCR来判断存取晶胞210的状态。

图2为图1实施例的感测放大器电路感测第一状态的存取晶胞时各电气信号的概要波形图。请参考图1及图2，在本实施例中，感测放大器电路100的操作期间大致可分为预充电期间T1以及在预充电期间T1之后的信号发展期间T2。在预充电期间T1，控制信号VNH开启开关114。驱动放大器113的第一输入端接收参考电压VCR以作为驱动信号输出，经由开关114来驱动存取字线WLc。因此，在预充电期间T1，感测电压VCA逐渐上升至高电平，以在预充电期间T1之中靠近信号发展期间T2的部分期间，其电压电平与参考电压VCR实质上相同。在本实施例中，在预充电期间T1，感测电压VCA的电压转换速率小于参考电压VCR的电压转换速率。另一方面，在预充电期间T1，参考字线WLr上的电压电平大部分期间是处于低电平状态，以关闭 参考晶胞220。此际，参考电压VCR的电压电平是等于第一状态的电压电平。

接着，在信号发展期间T2，控制信号VNH关闭开关114，并且存取晶胞210及参考晶胞220都被开启。在信号发展期间T2，电流电压转换器122持续工作以调整参考电压VCR的电压电平。在本实施例中，参考电压VCR线性下降，并据此作为判断存取晶胞210状态的基准。在一实施例中，参考电压VCR会线性下降至预设的电压电平而达到饱和状态，本发明并不加以限制。另一方面，在信号发展期间T2，若存取晶胞210是处于第一状态，例如是写入状态，感测电压VCA实质上会维持在高电平，并且大于参考电压VCR的电压电平。因此，在本实施例中，感测放大器130在预充电期间T1之后的任一时间点，可依据感测电压VCA和参考电压VCR的大小关系(例如感测电压VCA大于参考电压VCR)来判断存取晶胞210处于第一状态。在一实施例中，感测电压VCA可能受到邻近位线耦合的影响而略为下降，如图2中的虚线所示，惟其电压电平仍高于参考电压VCR，感测放大器130仍可准确判断存取晶胞210状态，不受影响。

图3为图1实施例的感测放大器电路感测第二状态的存取晶胞时各电气信号的概要波形图。请参考图1至图3，本实施例的感测放大器电路100的操作方式类似于图2实施例，然而两者之间的差异主要例如在于存取晶胞210是处于第二状态，例如是抹除状态。

具体而言，在信号发展期间T2，若存取晶胞210是处于第二状态，例如是抹除状态，感测电压VCA实质上会线性下降，其下降幅度较感测电压VCA大，如图3所示，因此感测电压VCA的电压电平小于参考电压VCR。因此，在本实施例中，感测放大器130在预充电期间T1之后的任一时间点，可依据感测电压VCA和参考电压VCR的大小关系(例如感测电压VCA小于参考电压VCR)来判断存取晶胞210处于第二状态。

另外，本实施例的感测放大器电路100的其他操作方式可以由图2实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。

综上所述，在本发明的范例实施例中，第一感测通道不包括电流电压转换器。在预充电期间，驱动放大器电路驱动存取位线，以在预充电期间之后产生感测电压。感测放大器在预充电期间之后依据感测电压以及参考电压的大小关系来判断存取晶胞的是处于第一状态还是第二状态。在预充电期间之 后，若感测电压大于参考电压，感测放大器判断存取晶胞处于第一状态。在预充电期间之后，若感测电压小于参考电压，感测放大器判断存取晶胞处于第二状态。感测放大器电路依据此方式来区别存储器晶胞的状态，可提高判断速度。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。