基于FLASH的FPGA驱动电压产生电路及驱动方法与流程

本发明涉及FPGA和模拟电路，特别涉及FPGA中的电压驱动电路，具体说是一种基于FLASH的FPGA的编程、读出、擦除驱动电压产生电路及驱动方法。

背景技术：

FPGA(现场可编程门阵列)是现代通信技术、电子技术、计算机技术、自动化技术中广泛采用的重要工具。FLASH存储器是一种新型非挥发性半导体存储器，它结合了其它存储器的优点，具有高密度、低成本和高可靠性的特点。而基于FLASH的FPGA芯片，则将二者有机地结合起来，从而实现了高密度存储和传输功能。由于这种芯片具有低成本、存储密度大的特点，已经广泛应用于各个领域，包括PC及外设、电信交换机、网络互连设备、仪器仪表、汽车电子，同时还包括新兴的语音、图像、数据存储类产品。

基于FLASH存储单元的FPGA芯片中主要以FLASH存储单元阵列为基础，因此其性能主要取决于FLASH存储单元及阵列的性能。现有设计中FLASH存储阵列的性能主要体现在它的编程、擦除、读出操作功能和速度上面，而每一种操作进行时，都需要快速、准确地给FLASH存储单元的字线提供一种电压状态，从而使整个系统具有较高的可靠性。

技术实现要素：

针对现有技术的上述缺陷，本发明提出了一种基于FLASH单元的FPGA的编程、读出、擦除驱动电压产生电路，可以快速准确地提供字线所需三种电压。

本发明为实现上述目的所采用的技术方案是：基于FLASH的FPGA驱动电压产生电路，包括：顺序连接的变阻器电路、电压转换电路、推挽输出级电路，以及与电压转换电路连接的上电控制电路；

变阻器电路，用于通过对输入的不同译码的电阻加权，来调整变阻器电路的电阻值，输出电压至电压转换电路；

上电控制电路，用于控制FPGA驱动电压产生电路的上电启动；

电压转换电路，用于根据变阻器电路输出的电压通过电压转换电路将电压值转换到推挽输出级电路的线性区域，输出电压V3至推挽输出级电路；

推挽输出级电路，将电压转换电路的输出结果放大到所需要的电压值，用于提供编程电压给FPGA的存储单元。

所述变阻器电路包括多个电阻器单元；电阻器单元包括偶数个NMOS管对；

NMOS管对为串联的两个NMOS管，第一NMOS管的源极与第二NMOS管的漏极连接；第一NMOS管的栅极作为NMOS管对的开关控制端、漏极作为NMOS管对的输出端，第二NMOS管的栅极作为NMOS管对的输入端，源极接地；所述电阻器单元内的所有NMOS管对的输入端连接，作为电阻器单元的输入端OUT_1，电阻器单元内的所有NMOS管对的输出端连接，作为电阻器单元的输出端OUT_2；各控制端用于输入译码；

所述电阻器单元的输入端OUT_1、输出端OUT_2与电压转换电路的输入端连接。

所述上电控制电路包括反相器、PMOS管P1和NMOS管N1；反相器的输入端用于接收使能信号，输出端与PMOS管P1的G极、NMOS管N1的G极连接；PMOS管P1的S极与电源连接，NMOS管N1的S极接地；PMOS管P1的D极、NMOS管N1的D极连接，并作为上电控制电路的输出端VDDP_1，连接至电压转换电路。

所述电压转换电路包括多个运算放大器；所述运算放大器A1正向输入端、运算放大器A2正向输入端分别通过电阻与输出端VDDP_1连接，反向输入端与运算放大器A2的正向输入端、运算放大器A3的正向输入端连接；运算放大器A1的正向输入端与变阻器RX2的输出端OUT连接，变阻器RX2的A端与输出端VDDP_1连接、B端与运算放大器A1的输出端连接；运算放大器A1的电源端与输出端VDDP_1连接，运算放大器A1的输出端与变阻器电路的输入端OUT_1连接；

运算放大器A2的正向输入端接地，反相输入端分别通过电阻与运算放大器A2输出端、输出端VDDP_1连接；

运算放大器A3的反向输入端通过电阻与运算放大器A3输出端连接，还与变阻器电路输出端OUT_2连接；

运算放大器A2输出端、运算放大器A3输出端分别通过电阻与运算放大器A4的反向输入端、正向输入端连接，正向输入端接地，反向输入端通过电阻与输出端连接，电源端与输出端VDDP_1连接；运算放大器A4的输出端与推挽输出级电路输入端连接。

所述变阻器RX2包括偶数个NMOS管对，第一NMOS管的源极与第二NMOS管的漏极连接，第二NMOS管的源极接地；所有NMOS管对的第一NMOS管的栅极连接后作为变阻器RX2的A端、所有NMOS管对的第一NMOS管漏极作为变阻器RX2的输出端OUT，所有NMOS管对的第二NMOS管的栅极作为变阻器RX2的B端。

所述推挽输出级电路包括顺序连接的运算放大器A5和反相器；运算放大器A5的反向输入端与运算放大器A4的输出端连接，正向输入端通过电阻接地，还通过电阻与反相器输出端连接，反相器输出端用于连接存储单元编程电压输入端。

一种基于FLASH的FPGA驱动电压产生方法，包括以下步骤：

变阻器电路通过对输入的译码进行不同电阻加权值，输出电压至电压转换电路；

上电控制电路根据外部的使能信号进行整个电路的电源启动控制，使整个电路的电源有效；

电压转换电路根据变阻器电路的电压输出值将电压转换到推挽输出级电路的线性放大区范围内，输出电压V3至推挽输出级电路；

推挽输出级电路将电压V3进行进一步放大，将输出电压VPPH送至存储单元编程电压的输入端用于存储器编程。

所述变阻器电路通过对输入的译码进行不同电阻加权值包括以下步骤：

各电阻器单元的OUT_1端接收电压转换电路的OUT_1端电压，控制端接收8位控制码；

OUT_1的输入端控制MOS管的导通电阻，不同的电压值对应不同的阻值；通过控制端控制MOS关的开关，得到电阻阵列的并联数，进而得到整个变阻器的阻值和输出电压。

所述上电控制电路根据外部的使能信号进行整个电路的电源启动控制包括以下步骤：

反相器将外部输入的使能信号取反后，将电压VDDP经PMOS管导通，给电压转换电路提供VDDP_1作为电源。

所述电压转换电路根据变阻器电路的电压输出值将电压转换到推挽输出级电路的线性放大区范围内包括以下步骤：

电压VDDP_1通过运算放大器A输出OUT_1控制变阻器电路的MOS管的导通电阻值；

运算放大器A2将VDDP_1电压值通过电压比例运算输出电压V1至运算放大器A4，运算放大器A3将变阻器的输出电压值通过电压比例运算输出电压V2至运算放大器A4；运算放大器A4将V1和V2通过电压比例运算，输出电压V3至推挽输出级电路。

本发明具有以下有益效果及优点：

1.本发明提供了一种新型的基于FLASH的FPGA的编程、读出、擦除驱动电压产生电路，可以利用MOS管电阻加权阵列对电压进行转换进行控制，从而在不同时刻和要求下通过处理器控制编程、读出、擦除的驱动电压，保证了FLASH存储单元在编程、读出、擦除操作时具有较高的可靠性，使FLASH存储器能够快速高效稳定地工作，提高了整个电路系统的性能。

2.本发明为在对FLASH存储单元的字线位线进行编程、读出、擦除等操作时提供所需的电压，可以根据不同的操作时序状态进行不同的电压选择，可以达到快速，高效，低功耗的设计目标，保证了系统的功耗低和灵活的电压控制。最大限度地满足多种基于FLASH的FPGA系统中的编程、读出、擦除等所需电压的选择，具有结构简单、使用方便等优点。

附图说明

图1是本发明一实施方式的基于FLASH单元的FPGA的编程、读出、擦除驱动电压产生电路的原理框图；

图2是图1所示电路框图中具体电路实现方式电路图；

图3是图2中基于MOS管电阻的变阻器模块RX2的实现方式电路图；

图4a是图2中基于MOS管电阻的变阻器模块RX1的实现方式电路图一；

图4b是图2中基于MOS管电阻的变阻器模块RX1的实现方式电路图二。

具体实施方式

下面结合附图及实施例对本发明做进一步的详细说明。

本发明提供了一种基于FLASH的FPGA的编程、读出、擦除驱动电压产生电路的设计，包括基于MOS管电阻的变阻器模块；根据所述变阻器模块配置的电阻值通过运算放大器转换成需要电压的转换电路；将所述电压转换电路的电压输出的推挽输出级电路；控制整个电路启动上电的控制电路和偏置电路。

一种基于FLASH的FPGA的编程、读出、擦除驱动电压产生电路，包括：

基于MOS管电阻的变阻器模块，通过调整不同译码的电阻加权，来调整整个变阻器模块的电阻值；

电压转换电路，将电源电压转换到推挽输出级的线性区域；

推挽输出级电路，将最终的输出结果放大到所需要的电压值，并提高驱动能力；

上电控制电路，控制整个电路的上电启动和提供放大器的偏置电压。

MOS电阻的变阻器模块，有MOS管电阻加权网络构成。

电压转换电路包括由运算放大器组成的电阻比例运算网络电路。

推挽输出级电路将电压转换电路的输出电压通过推挽放大器放大作为输出电压。

上电控制电路为由MOS管和电阻组成的基准偏置电路。

根据本发明提供的基于FLASH单元的FPGA的编程、读出、擦除驱动电压产生电路包括：基于MOS管电阻的变阻器模块；根据所述变阻器模块配置的电阻值通过运算放大器转换成需要电压的转换电路；将所述电压转换电路的电压输出的推挽输出级电路；控制整个电路启动上电的控制电路和偏置电路。

基于MOS管电阻的变阻器模块，将MOS管开关和MOS管电阻串联，逻辑控制通过不同的译码选通不同的加权电阻网络来确定整个变阻器模块的电阻值。

利用得到的电阻值通过运算放大器经过比例运算，将电源电压转换到推挽输出级的线性放大区范围内，通过推挽输出级的放大作用，将电压进一步放大到所需的电压值，提高驱动能力。

在一些实施方式中，基于MOS管电阻的变阻器模块由MOS电阻和MOS开关串联组成的电阻网络加权阵列。

在一些实施方式中，电压转换电路包括第一级电压转换电路和第二级电压转换电路；由启动电源电压的电压转换电路和变阻器模块输入的电压转换电路作为两个第一级电压转换电路；两个第一级电压转换电路的输出作为第二级电压转换电路的输入通过运算放大器比例放大得到合适的转换电压。

在一些实施方式中，推挽输出级由推挽放大器和输入放大器组成闭环负反馈环路，保证电压的稳定性和驱动能力。

在一些实施方式中，上电控制电路由反相器，MOS管和电阻组成的基准电路构成。

图1是本发明一实施方式的基于FLASH单元的FPGA的编程、读出、擦除驱动电压产生电路的原理框图。

如图1所示，该驱动电路包括基于MOS电阻的变阻器模块1、电压转换电路2、推挽输出级电路3和上电控制电路4。

基于MOS电阻的变阻器模块1，通过设置不同译码的电阻加权，来调整整个变阻器模块的电阻值，得到的电阻值作为比例电阻的一个。

图2示具体地显示了图1所示电路框图中电压转换电路的电路原理。

如图2所示，根据一种实施方式，由INV和P1，N1管组成上电启动电路，当EN为高时，VDDP_1为高电平，为所有其他运算放大器A1、A2、A3、A4、A5和推挽输出级A6提供电源电压。利用变阻器RX2和运算放大器A1得到OUT_1偏置电压用来作为控制变阻器RX1的MOS电阻阻值。

变阻器A7、A6、A5、A4、A3、A2、A1、A0的译码控制端通过不同的译码控制，选通不同的电阻加权，使得RX1可以得到不同的阻值。电压VDDP_1经过运算放大器A2得到V1，RX1与R6组成比例电阻，电压VDDP_1经过运算放大器A3得到V2，V1和V2即是第一级电压转换器的输出结果。V1和V2作为第二级电压转换器的输入端，经过运算放大器A4转换后输出的电压V3作为推挽输出级的输入。最终推挽输出级的电源电压为VPP，经过输出级放大，得到最终的输出电压VPPH。

图3示具体地显示了图2所示电路框图中基于MOS管电阻变阻器RX2的电路结构图。

如图3所示，A输入端对应的NMOS开关管，B输入端对应的NMOS管电阻，其中B端外接OUT_1，根据OUT_1的值确定的电阻值。

图4a～4b示具体地显示了图2所示电路框图中基于MOS管电阻变阻器RX1的电路结构图。

如图4a～4b所示，所有串联的NMOS管对，下面的NMOS管的栅极都接OUT_1作为MOS管电阻使用，上面的NMOS管作为开关管使用，其中A7对应128个MOS管电阻阵列，A6对应64个MOS管电阻阵列，A5对应32个MOS管电阻阵列，A4对应16个MOS管电阻阵列，A3对应8个MOS管电阻阵列，A2对应4个MOS管电阻阵列，A1对应2个MOS管电阻阵列，A0对应2个MOS管电阻阵列，通过译码控制端通过不同的译码控制，选通不同的电阻阵列加权，使得RX1可以得到不同的阻值。

根据上述实施方式，将电源电压VDDP经过上电启动转换成VDDP_1，然后经过二级电压转换成推挽输出级的输入电压，再使用推挽输出级将电源电压VPP转换成所需要的输出电压VPPH。

以上所述仅为本发明的实施例，并非因此限定本发明的专利保护范围，本发明还可以对上述各种模块进行附加地改进，或者是采用技术等同物进行替换，例如：增加进一步优化的其他模块等等。故凡运用本发明的说明书及图示内容所作的等效结构变化，或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。