一种抑制字线驱动器及采用该驱动器的存储器的制作方法

本实用新型涉及存储器设计领域，特别涉及一种改善存储器读稳定性的抑制字线驱动器。

背景技术：

存储器作为集成电路中的重要的存储元件，由于其高性能，高稳定性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(SOC)，手持设备等计算领域。根据国际半导体技术蓝图ITRS的估计，到2018年，嵌入式的存储器面积占到整个计算器系统(CPU)，片上系统(SOC)面积的90％以上。字线驱动器作为存储器中的重要单元，其数量巨多，用于产生控制存储器存储单元的读写操作的字线信号。

存储单元在写操作时的写稳定性，读操作时的读稳定性与读性能都与字线电压有着密切的联系。存储单元的写稳定性与字线电压的关系为：字线电压越高，存储单元的写稳定性越高；存储单元在读操作时的读稳定性与字线的关系为：字线电压越低，存储单元的读稳定性越高；存储单元在读操作时的读性能与字线的关系为：字线电压越高，存储单元的读性能越高。

如图1所示，图1为传统的字线驱动器。包括由N型场效应管N0和P型场效应管P0构成的字线译码器、由N型场效应管N1和P型场效应管P1构成的输出驱动器，以及由P型场效应管P2构成的保持器。字线使能信号WL_EN连接N0、P0的栅端。字线译码反XDEC_N连接N0的源端。N00连接N0、P0、P2的漏端，连接N1、P1的栅端。字线WL连接N1、P1的漏端，连接P2的栅端。电源电压VDD连接P0-P2的源端。地VSS连接N1的源端。

该字线驱动器的工作原理如下。

当字线使能WL_EN为低时，P0打开，N00为高，N1打开，P1关断，字线WL为低，P2打开，将N00保持在高电平。

当字线使能WL_EN为高且字线译码反XDEC_N为低时，P0关断，N0打开，N00为低，N1关断，P1打开，字线WL为高，P2关断。

对于传统的字线驱动器，在写操作，读操作时，使用相同的字线电压，即电源电压VDD。因此无法单独优化存储单元在写操作时的写稳定性，读操作时的读稳定性和读性能。

技术实现要素：

为了解决现有的字线驱动器存在写操作和读操作时，使用相同的字线电压，无法单独优化存储单元在写操作时的写稳定性，读操作时的读稳定性和读性能的技术问题，本实用新型的目的之一提供一种抑制字线驱动器，本实用新型另一个目的为提供一种采用抑制字线驱动器的存储器。

本实用新型的技术解决方案：

一种抑制字线驱动器，包括字线驱动器，字线使能信号WL_EN连接字线驱动器，其特殊之处在于：还包括控制电路以及下拉电路，所述控制电路输出抑制使能S_EN，通过抑制使能S_EN控制下拉电路的打开或关断，所述下拉电路的输出端与字线WL连接，

在读使能信号RE为高时，字线使能信号WL_EN为高时，抑制使能S_EN打开下拉电路；在读使能信号RE为低时，抑制使能S_EN关断下拉电路。

上述控制电路由逻辑门组成，所述控制电路的输入端接读使能信号RE和字线使能信号WL_EN。

上述控制电路301由两输入与门I0构成，一个输入端连接字线使能信号WL_EN，另一个输入端连接读使能信号RE。

上述下拉电路由一个或多个N型场效应管N2组成，N型场效应管N2的栅端接控制电路202输出的抑制使能信号S_EN，N型场效应管N2的源端连接地VSS，N型场效应管N2的漏端连接字线WL。

上述控制电路401由两输入与非门I0构成，一个输入端连接字线使能信号WL_EN，另一个输入端连接读使能信号RE。

上述下拉电路由一个或多个P型场效应管P2组成，P型场效应管P2的栅端连接控制电路202输出的抑制使能信号S_EN，P型场效应P2的漏端连接地VSS，P型场效应管P2的源端连接字线WL。

上述控制电路包括反相器I0、两输入或门I1、三输入与门I2、两输入与门(I3-I9)组成，可编程高位PM<1>连接两输入或门I1的一个输入端、两输入与门I3的一个输入端和三输入与门I2的一个输入端，

可编程低位PM<0>连接反相器I0的输入端和两输入或门I1的另一个输入端；测试使能TM_EN连接两输入与门I4的一个输入端，读使能信号RE连接两输入与门I3的另一输入端、连接三输入与门I2的第二个输入端，连接两输入与门I4的另一输入端，连接两输入与门I5的一个输入端，字线使能信号WL_EN连接两输入与门I6-I9的一个输入端，反相器I0的输出端连接三输入与门I2的第三个输入端；

两输入或门I1的输出端连接两输入与门I5的另一个输入端，两输入与门I3的输出端和两输入与门I8的另一个输入端连接，两输入与门I4的输出端连接两输入与门I6的另一个输入端，两输入与门I5的输出端连接两输入与门I7的另一个输入端，三输入与门I2的输出端连接两输入与门I9的另一个输入端，

抑制使能S_EN连接两输入与门I6的输出端和下拉电路502中N型场效应管N3和场效应管N2的栅端，两输入与门I7的输出端和下拉电路502中N型场效应管N4的栅端连接。两输入与门I8的输出端和下拉电路502中N型场效应管N5的栅端连接，两输入与门I9的输出端和下拉电路502中N型场效应管N6的栅端连接。

下拉电路502包括N型场效应管N2、N型场效应管N3、N型场效应管N4、N型场效应管N5和N型场效应管N6，地VSS接N型场效应管N2的源端，N型场效应管N3、N型场效应管N4、N型场效应管N5和N型场效应管N6的源端和N型场效应管N2的漏端连接，字线WL连接N型场效应管N3、N4、N5、N6的漏端和传统字线驱动器201的输出端；

当前电源电压VDD大于等于参考电压时，通过测试使能TM_EN关断来关闭下拉电路；

当前电源电压VDD小于参考电压时，测试使能TM_EN打开下拉电路，同时可编程位PM<1:0>来调节下拉电路502的强弱；可编程位PM<1:0>值的设定根据存储器实际的工艺电压温度条件设定。

上述参考电压范围为0.6倍的标准电源到0.95倍的电源电压。

本实用新型还提供了一种存储器，包括上述抑制字线控制器和存储器存储单元，所述抑制字线控制器通过字线WL与存储器存储单元连接。

优选的，上述存储器为静态随机存储器。

本实用新型所具有的优点：

存储器的读稳定性与字线WL的电压成反向关系，即字线WL电压越低，存储器的读稳定性越高；存储器的读稳定性与字线WL的电压成反向关系，即字线WL电压越低，存储器的读稳定性越高。对于本实用新型的抑制字线驱动器，在写操作时，字线WL的电压为电源电压VDD，而在读操作时，字线WL的电压被抑制为小于电源电压VDD的一个值。相比于传统的字线驱动器，本实用新型的抑制字线驱动器，在不牺牲存储器的写稳定性的前提下，改善了存储器的读稳定性。

附图说明

图1为传统的字线驱动器设计原理图。

图2为本实用新型的连接一行存储器存储单元的改善存储器读稳定性的抑制字线驱动器设计原理图。

图3为本实用新型的改善存储器读稳定性的抑制字线驱动器一种实现。

图4为本实用新型的改善存储器读稳定性的抑制字线驱动器另一种实现。

图5为本实用新型的改善存储器读稳定性的抑制字线驱动器第三种实现。

具体实施方式

下面结合附图对本实用新型的实施方式做进一步描述。

如图2所示，图2为本实用新型的连接一行存储器存储单元的改善存储器读稳定性的抑制字线驱动器设计原理图。包括字线驱动器201，控制电路202，下拉电路203，存储器存储单元204。

需要强调的是本实用新型可以应用于各类需要使用字线驱动的存储器。尤其是静态随机存储器。

控制电路202由基本的逻辑门构成，其输入读使能信号RE和传统字线驱动器201的输入字线使能信号WL_EN，输出连接下拉电路的输入。下拉电路203由一个或多个N型场效应管或P型场效应管组成，其栅端连接控制电路202的输出，源端连接地VSS，漏端通过字线WL连接传统字线驱动器201和一行存储器存储单元204。一行存储器存储单元204由一行共享一条字线WL的6管存储单元组成。

该抑制字线驱动器的工作原理如下。

当读使能信号RE为低时，即写操作时，RE通过控制电路202，将下拉电路203关断。此时，字线WL只被传统字线驱动器201驱动。当字线使能WL_EN为高，字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于将下拉电路203关断，字线WL的电平为电源电压VDD的高电平信号，一行共享一条字线WL的6管存储单元处于写操作状态。

当读使能信号RE为高，即读操作时，且字线使能WL_EN为高时，RE通过控制电路202，将下拉电路203打开，此时，字线WL不仅被传统字线驱动器201驱动，也被将下拉电路203驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于下拉电路203打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中的P型场效应管P0和下拉电路203的等效尺寸比决定，P0与下拉电路203的等效尺寸比越小，字线WL的电压越低。此时一行共享一条字线WL的6管存储单元处于读操作状态。

如图3所示，图3为本实用新型的改善存储器读稳定性的抑制字线驱动器一种实现。

包括传统字线驱动器201，控制电路301，下拉电路302。控制电路301由两输入与门I0构成，其一个输入连接字线使能WL_EN，另一个输入连接读使能RE，输出抑制使能S_EN连接下拉电路302。下拉电路302由N型场效应管N2构成，其栅端接控制电路301的输出抑制使能S_EN，漏端接地VSS，源端接字线WL。

该抑制字线驱动器的工作原理如下。

当读使能信号RE为低时，即写操作时，两输入与门I0的输出抑制使能S_EN为低，因此N型场效应管N2关断。此时，字线WL只被传统字线驱动器201驱动。当字线使能WL_EN为高，字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2关断，字线WL为电平为电源电压VDD的高电平信号。

当读使能信号RE为高，即读操作时，当字线使能WL_EN为高时，两输入与门I0的输出抑制使能S_EN为高，因此N型场效应管N2打开。此时，字线WL不仅被传统字线驱动器201驱动，也被N型场效应管N2驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路302中N型场效应管N2的尺寸比决定，P0与N2的尺寸比越小，字线WL的电压越低。

如图4所示，图4为本实用新型的改善存储器读稳定性的抑制字线驱动器另一种实现。

包括传统字线驱动器201，控制电路401，下拉电路402。控制电路401由两输入与非门I0构成，其一个输入连接字线使能WL_EN，另一个输入连接读使能RE，输出抑制使能反S_ENB连接下拉电路402。下拉电路402由P型场效应管P3构成，其栅端接控制电路401的输出抑制使能反S_ENB，源端接地VSS，漏端接字线WL。

该抑制字线驱动器的工作原理如下。

当读使能信号RE为低时，即写操作时，两输入与非门I0的输出抑制使能反S_ENB为高，因此P型场效应管P3关断。此时，字线WL只被传统字线驱动器201驱动。当字线使能WL_EN为高，字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于P型场效应管P3关断，字线WL为电平为电源电压VDD的高电平信号。

当读使能信号RE为高，即读操作时，当字线使能WL_EN为高时，两输入与非门I0的输出抑制使能反S_ENB为低，因此P型场效应管P3打开。此时，字线WL不仅被传统字线驱动器201驱动，也被P型场效应管P3驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于P型场效应管P3打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路402中P型场效应管P3的尺寸比决定，P0与P3的尺寸比越小，字线WL的电压越低。

如图5所示，图5为本实用新型的改善存储器读稳定性的抑制字线驱动器第三种实现。

包括传统字线驱动器201，控制电路501，下拉电路502。控制电路501由反相器I0，两输入或门I1，三输入与门I2，两输入与门I3-I9组成。可编程高位PM<1>连接两输入或门I1的一个输入，连接两输入与门I3的一个输入和三输入与门I2的一个输入。可编程低位PM<0>连接反相器I0的输入，连接两输入或门I1的另一个输入。测试使能TM_EN连接两输入与门I4的一个输入。读使能RE连接两输入与门I3的另一输入，连接三输入与门I2的一个输入，连接两输入与门I4的另一输入，连接两输入与门I5的一个输入。字线使能WL_EN连接两输入与门I6-I9的一个输入。S0连接反相器I0的输出和三输入与门I2的第三个输入。S1连接两输入或门I1的输出和两输入与门I5的另一个输入。S2连接两输入与门I3的输出和两输入与门I8的另一个输入。S3连接三输入与门I2的输出和两输入与门I9的另一个输入。S4连接两输入与门I4的输出和两输入与门I6的另一个输入。S5连接两输入与门I5的输出和两输入与门I7的另一个输入。S_EN连接两输入与门I6的输出和下拉电路502中N型场效应管N3和N2的栅端。EN_GATE<1>连接两输入与门I7的输出和下拉电路502中N型场效应管N4的栅端。EN_GATE<2>连接两输入与门I8的输出和下拉电路502中N型场效应管N5的栅端。EN_GATE<3>连接两输入与门I9的输出和下拉电路502中N型场效应管N6的栅端。

下拉电路502由N型场效应管N2-N6构成。S_EN连接控制电路501中两输入与门I6的输出和N型场效应管N3和N2的栅端。EN_GATE<1>连接控制电路501中两输入与门I7的输出和N型场效应管N4的栅端。EN_GATE<2>连接控制电路501中两输入与门I8的输出和N型场效应管N5的栅端。EN_GATE<3>连接控制电路501中两输入与门I9的输出和N型场效应管N6的栅端。地VSS接N型场效应管N2的源端。S6连接N型场效应管N3-N6的源端和N2的漏端。字线WL连接N型场效应管N3-N6的漏端和传统字线驱动器201的输出。

该抑制字线驱动器的工作原理如下。

当读使能信号RE为低时，即写操作时，输入与门I2-I5的输出S2-S5为低，进而两输入与门I6-I9的输出S_EN,EN_GATE<1:3>为低，因此N型场效应管N2-N6关断。此时，字线WL只被传统字线驱动器201驱动。当字线使能WL_EN为高，字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N6关断，字线WL为电平为电源电压VDD的高电平信号。

当读使能信号RE为高，即读操作时，当字线使能WL_EN为高且测试使能TM_EN为低时，两输入与门I4的输出S4为低，进而两输入与门I6的输出S_EN为低，因此N型场效应管N2-N3关闭，连接N型场效应管N3-N6的源端和N2的漏端的S6浮空。此时，字线WL只被传统字线驱动器201驱动。当字线使能WL_EN为高，字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N6关断，字线WL为电平为电源电压VDD的高电平信号。由于N2-N6全部关闭，因此下拉电路502被关断，对字线WL的的电压没有影响。

当读使能信号RE为高，即读操作时，当字线使能WL_EN为高且测试使能TM_EN为高时，两输入与门I4的输出S4为高，进而两输入与门I6的输出S_EN为高，因此N型场效应管N2-N3打开，连接N型场效应管N3-N6的源端和N2的漏端的S6拉低。根据可编程位PM<1:0>不同的值，EN_GATE<1:3>的值不同，来控制N4-N6的打开或关闭。

当PM<1:0>为“00”时，两输入或门I1的输出S1为低，进而两输入与门I5的输出S5为低，进而两输入与门I7的输出EN_GATE<1>为低，N型场效应管N4关闭；同时I2-I3的输出S2-S3也为低，进而I7-I8的输出EN_GATE<2:3>也为低，N型场效应管N5-N6关闭。此时，只有N2-N3打开。字线WL不仅被传统字线驱动器201驱动，也被由N型场效应管N2-N3构成的下拉串连网络驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N3构成的下拉串连网络打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路502中N型场效应管N2-N3构成的下拉串连网络的等效尺寸比决定。由于只有N2-N3打开，因此下拉电路502的下拉能力最弱，对字线WL的电压抑制也最小。

当PM<1:0>为“01”时，两输入或门I1的输出S1为高，进而两输入与门I5的输出S5为高，进而两输入与门I7的输出EN_GATE<1>为高，N型场效应管N4打开；同时I2-I3的输出S2-S3为低，进而I7-I8的输出EN_GATE<2:3>为低，N型场效应管N5-N6关闭。此时，N型场效应管N2-N4打开。字线WL不仅被传统字线驱动器201驱动，也被由N型场效应管N2-N4构成的下拉串连网络驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N4构成的下拉串连网络打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路502中N型场效应管N2-N4构成的下拉串连网络的等效尺寸比决定。由于N2-N4打开，因此下拉电路502的下拉能力次弱，对字线WL的电压抑制也次小。

当PM<1:0>为“10”时，两输入或门I1的输出S1为高，进而两输入与门I5的输出S5为高，进而两输入与门I7的输出EN_GATE<1>为高，N型场效应管N4打开；同时I2-I3的输出S2-S3为高，进而I7-I8的输出EN_GATE<2:3>为高，N型场效应管N5-N6打开。此时，N型场效应管N2-N6都打开。字线WL不仅被传统字线驱动器201驱动，也被由N型场效应管N2-N6构成的下拉串连网络驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N6构成的下拉串连网络打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路502中N型场效应管N2-N6构成的下拉串连网络的等效尺寸比决定。由于N2-N6全部打开，因此下拉电路502的下拉能力最强，对字线WL的电压抑制也最大。

当PM<1:0>为“11”时，两输入或门I1的输出S1为高，进而两输入与门I5的输出S5为高，进而两输入与门I7的输出EN_GATE<1>为高，N型场效应管N4打开；同时I2的输出S2为高，进而I7的输出EN_GATE<2>为高，N型场效应管N5打开；同时I3的输出S3为低，进而I8的输出EN_GATE<3>为低，N型场效应管N6关闭。此时，N型场效应管N2-N5都打开。字线WL不仅被传统字线驱动器201驱动，也被由N型场效应管N2-N6构成的下拉串连网络驱动。当字线译码信号反XDEC_N为低时，传统字线驱动器201中的P型场效应管P0打开。由于N型场效应管N2-N5构成的下拉串连网络打开，将字线WL下拉到一个低于电源电压VDD的电压值，即被抑制，其大小由传统字线驱动器201中P型场效应管P0和下拉电路502中N型场效应管N2-N5构成的下拉串连网络的等效尺寸比决定。由于N2-N5打开，因此下拉电路502的下拉能力次强，对字线WL的电压抑制也次大。

综上，当电源电压VDD较高时，即电源电压VDD大于等于一个参考电压时(参考电压范围为0.6倍的标准电源到0.95倍的电源电压。)，通过将测试使能TM_EN关断，来关闭下拉电路，使用电源电压VDD作为读操作时的字线WL电压，来得到存储器良好的读性能。

当电源电压VDD较低时，即电源电压VDD小于一个参考电压时(参考电压范围为0.6倍的标准电源到0.95倍的电源电压。)，通过将测试使能TM_EN打开，并根据存储器实际的工艺电压温度条件，设置合适的可编程位PM<1:0>的值，来调节下拉电路502的强弱，从而将字线WL电压抑制在合适的电压值上，来优化存储器的读稳定性和读性能。